[VHDL编程] VHDL-FPGA-ALL-digital-DDLL

说明：VHDL 全数字锁相环 ise7.1i环境实现 内有代码 和时域仿真结果-A VHDL language based on all digital phase-locked loop DPLL VHDL realization
<ldd> 在 2025-04-22 上传 | 大小：225kb | 下载：0

[VHDL编程] ARM9_FPGA

说明：ARM9+FPGA 开发板使用说明书 对接口和功能有详尽的介绍 FPGA开发板 必备-ARM9+FPGA development board manual on the interface and function have a detailed introduction FPGA development board must have
<ldd> 在 2025-04-22 上传 | 大小：256kb | 下载：0

[VHDL编程] FPGA-development-board

说明：FPGA开发板硬件设计方案 我选择的另一款开发板 所选芯片为Altera stratixII EP2S180F-1020 对接口 和板上布局有详细介绍-FPGA development board hardware design scheme Altera stratixII EP2S180F-1020
<ldd> 在 2025-04-22 上传 | 大小：627kb | 下载：0

[VHDL编程] Embedded-system-

说明：嵌入式系统和传统工控机系统比较 对两种系统的各个方面进行比较 我论文中用到的图表-Embedded system and traditional industrial control computer syste
<ldd> 在 2025-04-22 上传 | 大小：4kb | 下载：0

[VHDL编程] if-receiver

说明：中频数字接收机设计与实现 对中频数字接收机方案的可行性作了分析，并通过系统仿真工具SystemView对A／D，数字下变频(DDC)及AM、FM等调制信号的软件解调作了仿真。-Design and implementation of a digital intermediate frequency receiver
<ldd> 在 2025-04-22 上传 | 大小：1.96mb | 下载：0

[VHDL编程] 3G--mobil

说明：3G移动终端基带信号处理器设计与实现该系统很好的实现了3G移动终端处理功能，但实际环境比仿真环境更复杂，需要给出解决办法，然后再验证。目前该方案实现了384 kb/s工作，使用3个时隙(每个时隙128 kb/s) 实现了基于高速下行分组接入(HSDPA)技术提高数据速率，它类似于WCDMA和CDMA2000标准所提供的速率。-3G mobile terminal baseband signal processor design and
<ldd> 在 2025-04-22 上传 | 大小：21kb | 下载：0

[VHDL编程] wen

说明：proteus PWM控制仿真 占空比和周期课调，基于I2C总线-proteus PWM control simulation
<皮卡> 在 2025-04-22 上传 | 大小：1.1mb | 下载：0

[VHDL编程] Altera-Cyclone-III

说明：Altera Cyclone III Component library
<Vic> 在 2025-04-22 上传 | 大小：1.31mb | 下载：0

[VHDL编程] FPGA

说明：FPGA Component Libraries
<Vic> 在 2025-04-22 上传 | 大小：1.41mb | 下载：0

[VHDL编程] Simulation-Pspice-Functions

说明：Simulation Pspice Functions
<Vic> 在 2025-04-22 上传 | 大小：19kb | 下载：0

[VHDL编程] TVR2

说明：A Modern Stream Cipher - Trivium
<qazal> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] foreignsp

说明："foregin" in vhdl code with rar file.
<qazal> 在 2025-04-22 上传 | 大小：1kb | 下载：0