资源列表

« 1 2 ... .80 .81 .82 .83 .84 1185.86 .87 .88 .89 .90 ... 4311 »

[VHDL编程good

说明:FPGA电机电流矢量控制程序,用vhdl语言编写-vector control IP in vhdl for fpga
<zhangqi> 在 2025-02-22 上传 | 大小:1.17mb | 下载:0

[VHDL编程QDEC

说明:旋转编码器的正交解码程序,使用VHDL语言--- This decoder in VHDL samples the signals using all four available edges of -- A and B. E.g. sample(B) on rising(A), sample(A) on falling(B), sample(B) on -- falling(A), and sample(A) on ri
<win> 在 2025-02-22 上传 | 大小:1kb | 下载:0

[VHDL编程mux2to1

说明:mux 2 to 1 verilog code. It may be good for you !
<viet> 在 2025-02-22 上传 | 大小:4kb | 下载:0

[VHDL编程Mux8to1

说明:mux 4 to 1 verilog code. It may be good for you !
<viet> 在 2025-02-22 上传 | 大小:4kb | 下载:0

[VHDL编程Mux32to1

说明:mux 32 to 1 verilog code. It may be good for you !
<viet> 在 2025-02-22 上传 | 大小:4kb | 下载:0

[VHDL编程Adder32Bit

说明:Adder 32 bit in MIPS microprocessor.
<viet> 在 2025-02-22 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA-dianziqin

说明:FPGA电子琴的源代码的描述,非常的好,同学们如果需要请下载-Descr iption of the FPGA source code of the keyboard is very good, students need to download the
<谢培> 在 2025-02-22 上传 | 大小:6kb | 下载:0

[VHDL编程UART_TX

说明:UART收发,verilog语言,测试成功-UART transceiver, verilog language, the test is successful
<瑶云城> 在 2025-02-22 上传 | 大小:1kb | 下载:0

[VHDL编程RISC-CPU

说明:精简指令集RISC-CPU 可以实现阶乘运算 verilog代码编写 含有测试平台-Reduced instruction set RISC-CPU test platform can implement written in the factorial operator verilog code contains
<> 在 2025-02-22 上传 | 大小:3.14mb | 下载:1

[VHDL编程NIOS_develop_source_code

说明:基于NIOSII核的多种功能性开发源代码,对于学习NIOSII之上的编程有很大的参考和学习价值-Developer source code for a variety of functions based on NIOSII nuclear, great reference and learning the value of programming learning NIOSII top
<yangxin> 在 2025-02-22 上传 | 大小:128kb | 下载:0

[VHDL编程DATA_SEND1

说明:基于w5300的以太网数据传输的vhdl程序-Ethernet data transmission based on w5300 VHDL program
<可新迪> 在 2025-02-22 上传 | 大小:4kb | 下载:0

[VHDL编程RISC_CPU

说明:1. RISC工作每执行一条指令需要八个时钟周期。RISC的复位和启动通过rst控制,rst高电平有效。Rst为低时,第一个fetch到达时CPU开始工作从Rom的000处开始读取指令,前三个周期用于读指令。 在对总线进行读取操作时,第3.5个周期处,存储器或端口地址就输出到地址总线上,第4--6个时钟周期,读信号rd有效,读取数据到总线,逻辑运算。第7个时钟周期,rd无效,第7.5个时钟地址输出PC地址,为下一个指令做好准备
<宋颖> 在 2025-02-22 上传 | 大小:1002kb | 下载:0
« 1 2 ... .80 .81 .82 .83 .84 1185.86 .87 .88 .89 .90 ... 4311 »

源码中国 www.ymcn.org