[VHDL编程] FPGA

说明：华为的基于XILINX公司FPGA器件的高级设计应用.可以帮助放大工程师对FPGA的开发有一个更新的认识.-Huawei, based on XILINX' s FPGA devices advanced design applications. FPGA engineers can help to enlarge the development of an updated understanding.
<zhangbin> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] FPGA_Xilinx

说明：FPGA设计高级技巧Xilinx篇讲述高级技巧-Xilinx FPGA design articles about high-level skills in advanced skills
<孙航> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] ASIC

说明：本文介绍了基于标准单元库的深亚微米数字集成电路的自动化设计流程。此流程从 设计的系统行为级描述或 RTL 级描述开始，依次通过系统行为级的功能验证，设计综合，综合后仿真，自动化布局布线，到最后的版图后仿真。在-This article describes the standard cell library based on deep sub-micron digital IC design flow automation. This
<xiao> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] Xilinx

说明：深入详解xilinx fpga结构，是初学者学习xilinx fpga的好工具-Detailed xilinx fpga-depth structure for beginners to learn is a good tool for xilinx fpga
<刘一平> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] Xilinx_FPGA_design_tips

说明：华为FPGA设计高级技巧Xilinx篇 华为FPGA设计高级技巧Xilinx篇-Xilinx FPGA design tips for Huawei Huawei articles Xilinx FPGA design article advanced techniques
<tao> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] FPGA-Design-Techniques-(Xilinx)

说明：本文档为深圳市华为技术有限公司的内部资料，讲解FPGA高级设计技巧 -This document Shenzhen Huawei Technologies Co., Ltd. internal data to explain the high-level FPGA design skills
<wangshunliang> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] senior-FPGA-design-tech_Xilinx

说明：高级FPGA设计技巧，教你如何综合，如何PR，如何做性能优化，让你一步一步成为FPGA设计高手-Advanced FPGA design skills, teach you how to integrate, how to PR, how to do performance optimization, so you step by step to become a master FPGA Design
<zhou> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] ASIC-design

说明：ASIC设计方面的书籍，微电子专业常用的。-ASIC design books, Microelectronics common.
<lvlv> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] fifo

说明：fifo存储器的功能与实现，以及时序功能仿真-fifo memory
<卢晋> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] ecpu_alu

说明：This a code describing the arithematic logic unit of any device. It performs operations such as addition subtraction and logic operations too. It is coded in verilog.-This is a code describing the arithematic logic unit
<Ali Khalid> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] MID_FILTER

说明：中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。-Median filtering algorithm verilog realization available FPGA-based embedded image processing system.
<shimmy_lee> 在 2025-02-02 上传 | 大小：1.63mb | 下载：0

[VHDL编程] FPGA设计高级篇（Xilinx版）

说明：FPGA设计的高级篇，xilinx出品，适合已经入门想要进阶的学习(FPGA design advanced article, Xilinx produced, suitable for already started, want advanced learning)
<wqywqy > 在 2025-02-02 上传 | 大小：1.63mb | 下载：1