[VHDL编程] fpgaPCI

说明：fpga开发pci的verilog，不可多得的源代码。-FPGA development pci of verilog, rare source code.
<王军> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] camera_link

说明：对camera_link接口传输过来的信号进行格式转换，将16bit并行转换成串行输出-Right camera_link interface transfer over the signal format conversion will be converted into serial 16bit parallel output
<徐琪> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] spartan6_hdl

说明：Xilinx Spartan6 library reference.
<Chris> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] TimeQuest-must-be-done

说明：关于fpga 的时序问题的说明。时序问题一定要搞定。-The timing of the problem about the fpga descr iption. Timing problem must be done.
<霍> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] vga_modu

说明：这是VGA接口的图片显示。能完成几张图片的自动切换显示功能。-This is the VGA interface picture display. To complete the picture of the automatic switching function.
<a089122> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] responder

说明：实现四路抢答器功能，主持人可以控制抢答开始，也可以将各个抢答器清零-Responder function to achieve four-way, the host can control the answer in the beginning, you can also clear the various Responder
<nipengyu> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] FPGA-BOXING

说明：基于FPGA的波形发生器，通过QUARTUS ii 软件，用VHDL语言编写的波形发生器-FPGA-based waveform generator, QUARTUS ii software waveform generator using VHDL language
<王伟> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] CJ2

说明：关键词：清华大学计算机系 计算机组成原理大实验 多周期cpu工程源码，为学弟学妹造福-Keywords: Department of Computer Science Computer Composition Principle experimental multi-cycle the cpu Engineering source for the benefit of mentees
<jin> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] Cont_THS1207

说明：FPGA控制THS1207多通道ADC的verilog源代码-FPGA control THS1207 multi-channel ADC' s verilog source code
<朱健> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] clk_div_3

说明：利用Verilog语言实现3分频，在Quartus中调试通过！-Use Verilog language divide by 3, in Quartus debugging through!
<黄刚> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0

[VHDL编程] MSK

说明：FPGA中实现的MSK调制，带modelsim仿真。实际系统测试通过：载波和调制波信号频率可调。调制框图请参见樊昌信 通信原理247页-MSK modulation implemented in FPGA with modelsim simulation. The actual test system: a carrier wave signal and the modulation frequency is adjustable. S
<王佳兴> 在 2025-02-02 上传 | 大小：1.65mb | 下载：1

[VHDL编程] 7210040034_Yasifa-Rakhma_ProjectAkhir

说明：REPORT OF Embedded System VHDL 3-to-8 Decoder using a For-Loop
<Rakhma> 在 2025-02-02 上传 | 大小：1.65mb | 下载：0