[VHDL编程] FPGA_DDS

说明：基于Cyclone EP1C6240C8 的AD9854 DDS的接口程序，使用FPGA来控制DDS信号的产生，从而达到高频信号产生的目的。 通过FPGA口线模拟AD9854的控制时序。 提供DDS信号波形变换、DDS频率调整、DDS内部比较器使用等功能。-Cyclone EP1C6240C8 of the AD9854 DDS-based interface program, use the FPGA to control t
<icemoon1987> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] NIOS-IP

说明：NIOS外围IP使用指南,NIOS外围IP使用指南，NIOS外围IP使用指南-NIOS peripheral IP Guide
<李易> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] Sys-gen

说明：System Generator 多媒体处理算法实现。包含很多实例,是一个提高教程。-System Generator multimedia processing algorithms. Contains many examples, is an enhanced tutorial.
<hucy> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] traffic-light-FSM

说明：在ISE环境下用Verilog代码分别用一段式和三段式来实现交通灯，并产生仿真波形。-In the ISE environment, were used in Verilog code to implement a three-stage type and traffic lights, and generate the simulation waveforms.
<xuwen> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] DE2_NET

说明：基于nios ii处理器的net通信程序 -Nios ii processor based on the net communication program
<thomas yang> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] DDS

说明：一种基于FPGA的DDS设计方案与仿真实现-FPGA-based design and simulation to achieve DDS
<才一句> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] DE2_NET

说明：基于altera的DE2开发板的以太网设计成功例程-Successful routine altera DE2 board Ethernet design
<余国良> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] jtd

说明：用VHDL编写的智能交通灯控制器，使用的是状态机机制实现状态的转换-Prepared using VHDL intelligent traffic lights controller, using a state machine mechanism to realize the conversion of the state
<刘星> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] sin

说明：正弦波信号发生器,包含源设计文件和ModelSim仿真的整个工程文件。-asin wave generator， Design files and the modelsim project files are included.
<qinjing> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] vga

说明：vhdl编写的串口程序 又quarturs2软件编写 包括接受和发送-vhdl prepared by the serial program and quarturs2 writing software to receive and send
<zz> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] sss

说明：使用Verilog语言编写源代码.调用一些基本的IP核，如DCM模块、DDS模块ChipScope模块、乘法器模块等来实现调制.最后通过编程并利用FPGA板子实现AM、DBS、SSB的调制。-Using Verilog language source code. Invoke some basic IP cores, such as DCM module, DDS module ChipScope modules, multiplier
<Blus> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0

[VHDL编程] div10_test

说明：10分频Verilog代码，以及test_bench仿真代码。-DIV10 Verilog
<ouhongshi> 在 2025-04-24 上传 | 大小：1.74mb | 下载：0