[VHDL编程] xapp485

说明：XAPP485 - 以高达 666 Mbps 的速率在 Spartan-3E FPGA 中实现 1：7 的解串行化-XAPP485- to as high as the rate of 666 Mbps in the Spartan-3E FPGA to achieve the solution of 1:7 serialization
<mickwolf> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] 8086FPGA

说明：xilinx ise 7.1下 实现sparten3 basys板上基于8086FPGA软核的吃豆子游戏-xilinx ise 7.1 under sparten3 basys board based on soft-core 8086FPGA eating beans games
<朱万里> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] cpu_design

说明：简单的CPU设计数字系统实验，使用的是精简指令，水平代码生成
<violet> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] pci_bridge

说明：基于WISHBONE的pci桥实现，包括功能模块和测试模块-Based on the pci bridge WISHBONE implementation, including functional modules and test modules
<敬笑> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] PCI9054

说明：PCI9054的资料，包括上层的VC函数的说明以及使用规则，还有一些其他文档-PCI9054 information, including descr iption of the top of the VC function, and the use of rules, and some other documents
<zhangyunfei> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] caijing

说明：这个是加密U盘的VHDL的源程序兼教学辅导，很具有实用性-U disk that is encrypted VHDL source program and coaching, it is practical
<张慧慧> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] sdram_ok

说明：sdram + FPGA sdram + FPGA sdram + FPGA-sdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGA
<cuiyifan> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] SDR_SDRAM_IP

说明：SDR SDRAM 控制器，Altera官网重要资料。内涵说明文档，和VHDL与Verilog两种设计IP。-SDR SDRAM controller from Altera
<peteryu010> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] Qsys_nios2

说明：本教程使用最新的Quartus 11.0sp1+Nios 11.0sp1开发工具。在最新的Quartus II软件中，使用了全新的Qsys进行SOPC系统的构建。 较之以前版本使用SOPC Builder构建有了很大的不同。 本教程为Altera最新的官方Tutorial。 一步步教你使用Qsys构建Nios II系统，并使用Nios II SBT开发应用程序。-This tutorial uses the latest Q
<> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] CLOCK

说明：内含数字钟程序，程序准确，请大家放心下载-Includes digital clock program, the program is accurate, please rest assured download
<博远> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] xiaoshu

说明：基于Verilog的小数分频,带testbench，可直接modelsim仿真-Verilog-based fractional divider with testbench, modelsim simulation can be directly
<yy> 在 2025-01-24 上传 | 大小：2.25mb | 下载：0

[VHDL编程] class12

说明：uart串口接收模块，对接收的数据串转并-Uart serial port receiving module, the received data string and turn
<bh> 在 2025-01-24 上传 | 大小：2.26mb | 下载：0