资源列表

« 1 2 ... .15 .16 .17 .18 .19 420.21 .22 .23 .24 .25 ... 4311 »

[VHDL编程Verilog

说明:vreilog资料,供大家学习下载,希望大家有什么好的资料共享下,-verilog
<qiang> 在 2024-11-20 上传 | 大小:3.63mb | 下载:0

[VHDL编程verilogpractice1-9code

说明:verilog练习1-9代码,Sopc中硬件描写语言及程序,以及modelslim软件调试-Exercise 1-9 verilog code, Sopc in hardware descr iption language and procedures, and modelslim software debugging
<mahonghua> 在 2024-11-20 上传 | 大小:3.62mb | 下载:0

[VHDL编程ir_setup_w7

说明:了解TMOD和TCOM原理 知道引脚和定时器、计数器的控制为-TMOD and TCOM to understand the principle that pin and timer control for the counter
<王坤> 在 2024-11-20 上传 | 大小:3.63mb | 下载:0

[VHDL编程VHDL_study

说明:vhdl实用教程,经典教程,本书特意做了书签,方便初学者查询-vhdl practical course, classic tutorial, the book deliberately made bookmarks, easy for beginners query
<日三省吾身> 在 2024-11-20 上传 | 大小:3.62mb | 下载:0

[VHDL编程OFDM-DESIGN-fpga

说明:基于FPGA的OFDM基带系统设计,内容翔实,包含全部源代码-the design of OFDM system based on FPGA
<李春雷> 在 2024-11-20 上传 | 大小:3.62mb | 下载:0

[VHDL编程Using-PlanAhead-in-project

说明:讲述了xilinx公司FPGA高级设计工具PlanAhead 的使用流程。是学习FPGA高级设计的教程。-About the xilinx FPGA design tools the PlanAhead the use process. Is the tutorial to learn the advanced design of the FPGA.
<lifree> 在 2024-11-20 上传 | 大小:3.63mb | 下载:0

[VHDL编程OFDM-verilog

说明:ofdm系统完整源代码,verilog语言编写,在ise平台测试通过-ofdm source code in verilog, run in ise fpga platform
<CloudZhang> 在 2024-11-20 上传 | 大小:3.62mb | 下载:0

[VHDL编程HSMC_breakout_header

说明:Altera公司的HSMC_breakout 系列的原理图和pcb文件,注意,是capture及pdf格式的原理图和allegro格式的PCB文件,稍微修改修改就可以用在您的设计中,让fpga的硬件设计变得简单和高效。-Altera Corporation HSMC_breakout series schematic and pcb files, note that the capture and pdf format schemati
<yang jinlin> 在 2024-11-20 上传 | 大小:3.63mb | 下载:0

[VHDL编程verilog-ip-core

说明:verilog ip核,源代码,ethernet, video_compression_systems-verilog ip core source code, ethernet, video_compression_systems
<刘兵> 在 2024-11-20 上传 | 大小:3.62mb | 下载:0

[VHDL编程work

说明:数字系统设计及VHDL课上用的易于混淆的代码-Digital system design and use of the VHDL code lesson is easy to confuse
<钟晓辉> 在 2024-11-20 上传 | 大小:3.62mb | 下载:0

[VHDL编程IP

说明:USB+UART+I2C+VGA+ARM7+MC8051 altera IP核-USB+UART+I2C+VGA+ARM7+MC8051 Verrlog VHDL
<刘春焱> 在 2024-11-20 上传 | 大小:3.63mb | 下载:0

[VHDL编程A4_Clock_Top

说明:24小时制数字时钟,可自行调节时间,能暂停。(24 hours digital clock, can adjust time, can pause.)
<Hardware-engineer > 在 2024-11-20 上传 | 大小:3.62mb | 下载:0
« 1 2 ... .15 .16 .17 .18 .19 420.21 .22 .23 .24 .25 ... 4311 »

源码中国 www.ymcn.org