[VHDL编程] manchester-encoding-VHDL

说明：曼彻斯特编码解码的代码，在网上找到的。因为毕设需要找到的，特此分享。-Manchester encoding and decoding the code found on the Internet. Need to find the complete set, is hereby share.
<鲁韬> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] exer_vhdl_PWM

说明：具有微处理器接口的PWMSG，周期和占空比均可调，感兴趣的可以自己扩展其他接口-Microprocessor interface PWMSG, period and duty cycle can be adjusted, interested can extend other interfaces
<太猛了> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] DSP_EMIF_if

说明：fpga的emif的设计与开发的源代码-source code the fpga emif, design and development! ! ! !
<gaoyan> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] leading-zero

说明：对于32位寄存器前导零个数的计数，一个简单的程序-32 registers a leading zero number of counts, a simple procedure
<陈茂鑫> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：此程序为VHDL的四位比较器，两位输入，三位输出-This procedure the VHDL four comparators, two input, three output
<马付涛> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] RAOM

说明：此包为两个程序，一个为八三编码器，一个为RAM存储器，程序完全能运行-This package of two programs, one for 83 encoder, a RAM memory, the program is fully capable of running
<马付涛> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] rom

说明：此包里有两个程序，其一为ROM存储器，其二为8位加法器-This bag has two programs, one for the ROM memory, and the second 8-bit adder
<马付涛> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] jiep

说明：两个程序，其一为节拍发生器，其二为同步计数器-Two programs, one to beat generator, and the second synchronous counter
<马付涛> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] jsq

说明：包括异步计数器，序列码发生器，两个程序都可以运行-Both programs can run asynchronous counters, serial number generator,
<马付涛> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] vga256

说明：VGA测试程序代码，改代码使用VERILOG语言实现的-VGA test code, change the code using the VERILOG language
<李刚> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] read_file_test

说明：VHDL读写文件范例，仿真专用，验证通过-Examples of VHDL to read and write files, simulation-specific, verified by
<覃才俊> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] screw

说明：基于FPGA的串行数据加解扰代码，用VHDL实现，可跑400M的速度。-FPGA-based serial data plus descrambling code using VHDL, and can run 400M speed.
<覃才俊> 在 2025-01-11 上传 | 大小：1kb | 下载：0