[VHDL编程] dividing-an-odd-number-

说明：Verilog语言实现奇数分频1比1；简单易实现。-Verilog realize dividing an odd number 1-1 Simple easy to realize.
<maochiheng> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] VideoTimingGen

说明：详细描述了VGA时序控制，通过仿真是正确的-A detailed descr iption of VGA timing control, simulation is correct
<liuxin> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] USB_FPGA

说明：基于Cyclone EP3C25的USB与CY60183传递数据的FIFO Verilog HDL源代码（FPGA端程序）-The program is a communication source code about USBCyclone EP3C25 transfering data via FIFO with CY60183 (only FPGA source code(verilog HDL) is included)
<lee> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] testmult_top

说明：TESTBENCH测试程序，小数加法器的实现，小数位设为2位，将其小数位与整数位分别显示出来。-TESTBENCH test procedures, the implementation of decimal adder, is set to two decimal places, its decimal places, respectively, with the integer-bit display.
<李冰> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] t3

说明：CD4046锁存器的pspice仿真程序-CD4046 latches pspice simulation program
<tiantian> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] booth

说明：radix 2 booth multiplier verilog code
<Hanumantha Reddy> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] traffic-light

说明：使用verilog实现的简单交通灯控制程序，只是实现的红绿黄灯定时。-traffic light control circuit。however,just including red,green,yellow light
<konglingjun> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] JKF.vhd

说明：pulse framing circuit
<vicky> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] plc

说明：可以实现电子时钟的键盘扫描程序，和LCD程序-Enables electronic clock keyboard scanner, and LCD process
<陈庆磊> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] test5

说明：用VHDL设计8位算术逻辑运算器，并将运算结果显示通过俩个七段数码管显示-Design with VHDL 8-bit arithmetic and logic devices, and computing results show that by two seven-segment LED display
<王耀文> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] syn_fifo

说明：synchronous fifo. This is a fifo code of a synchronous fifo.
<gopi> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] report1

说明：旋钮编码器设计，可实现输出稳定并且具有防抖功能-Rotary encoders designed to achieve stable output and has anti-shake function
<chen> 在 2024-10-09 上传 | 大小：1024 | 下载：0