[VHDL编程] sipo_vhd.zip

说明：serial in parallel out using vhdl,serial in parallel out using vhdl
<sakthivel.p> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] io_uart

说明：verilog设计的32位IO口扫描后通过串口发送到计算机-Verilog design of 32 bit IO export after scanning through the serial port to the computer
<朱林> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] DMA

说明：DMA controller VHDL code entity dma is generic ( ADDR_WIDTH : integer := 16 -- default value DATA_WIDTH : integer := 16 -- default value ) port ( RESET_L : in std_logic CLK : in std_logic
<Vlad> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] 1602lcdclock

说明：使用vhdl语言在fpga平台上制作lcd电子钟，对于初学者，是一段很好的参考代码-Using VHDL language in fpga platform production LCD electronic clock, for beginners, is a very good reference code
<杜彬> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA_Divider

说明：FPGA实现除法器的功能，并行逻辑计算，输出结果为商和余数。适用于FPGA内部无IP核等的低端FPGA器件上。-Function of Divider based on FPGA logic,output result includes the quotient and remainder. This function is applied to the low-end FPGA devices
<王文华> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Xilinx_DLL

说明：Xilinx_FPGA的时钟产生模块，对应Xilinx公司Virtex、Virtex-E等比较低端的器件。能够产生2倍频和级联4倍频-generate 2X clock and 4X clock in low-end Xilinx FPGA devices
<王文华> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] clock3

说明：VHDL语言编写的带整点报时的8段数码管数字时钟-Digital clock VHDL language with hourly chime
<lijiaxi> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_receive5bytes

说明：C语言实现CPLD串口接受五个字节，有校验，检验无效不做处理，接续检测接受，注释详细。-C language CPLD five byte serial accept check, test invalid without processing, splice detection to accept detailed notes.
<杨蕾> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] hdsdi_crc2

说明：xilinx virtex5 HDSDI_crc码-HDSDI_crc code
<wujunlin> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Unsigned-MultiplicationBooth

说明：基于booth算法的移位操作，对带符号数进行乘法运算。-Shifting operation based on the booth algorithm, and the number of unsigned multiplication.
<lixiao> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ENDAT

说明：一个用于接收ENDATA2.1协议的接口程序，经过测试该程序运行正确-One for receiving ENDAT 2.1 protocol interface program, tested the program runs correctly
<bingo> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] rs232

说明：verilog HDL FPGA串口接受与传输,用于其他电子设备与FPGA之间通过串口进行数据传输-the verilog HDL FPGA serial port receive and transmission, data transmission through the serial port for other electronic equipment and FPGA
<王浩骏> 在 2024-11-19 上传 | 大小：2kb | 下载：0