[VHDL编程] ports

说明：端口 嵌入式单片机端口设置 连接 VHDL实现-Port embedded microcontroller port settings to connect
<xue ling> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Analog-to-Digital-Converter-Model

说明：Analog-to-Digital Converter Model.
<jerryzhang> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] sfdppllli

说明：简单易懂的可配置dpll的VHDL代码。用于时钟恢复后的相位抖动的的滤波有非常好的效果， 而且能参数化配置pll的级数。 已通过测试。 -Straightforward configuration VHDL code dpll. Very good results for the clock recovery phase jitter filtering, and can be parameterized configuration
<房产> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] stack

说明：stack code for fpga..using verilog
<mushi2020> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] adder

说明：加法器设计，详细的设计步骤-Adder design, detailed design steps
<longcheng> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] divider

说明：除法器设计，有详细的步骤-Design of divider, detailed steps
<longcheng> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] mul

说明：伽罗华域GF（q）乘法器 有详细的步骤-Galois field ( q ) multiplierer
<longcheng> 在 2024-11-20 上传 | 大小：2kb | 下载：1

[VHDL编程] common-mul

说明：常用乘法器设计,有详细的步骤-Common multiplier design；
<longcheng> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] de_dect

说明：LIFT CONTR0LLER...DESIGNED WITH FINITE STATE MACHINE WITH MOORE MACHINE
<siddarth> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Oalttclkloockc

说明：倍频锁频，VHDL程序源码，运行正确确，可修改性强，最优处理 -Multiplier locked, VHDL program source code, run the correct indeed, can modify the strong, the optimal treatment
<偏见> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] RTL

说明：频率检测模块，停止检测可设10K~100K，低频检测1M，高频检测5M。用于7816通讯模块-Frequency detection module, the stop detection can be set to 10K to 100K, low-frequency detection 1M, high-frequency detection 5M. For 7816 communication module
<njusj> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] 17_parity

说明：奇偶校验器，对八位二进制数据及其奇偶校验位的输入进行校验，输出正确的奇偶校验位。-Parity, eight binary data and its parity bit input calibration, and output the correct parity bit.
<叶杉> 在 2024-11-20 上传 | 大小：2kb | 下载：0