[VHDL编程] LCD_SCREEN

说明：利用了状态机的53种状态太分别描述LCD显示频的初始化、显示字符串“OK!”的时序图中的详细过程-Use of 53 states of state machine LCD display is too describe the frequency initialized, the string " OK!" The timing diagram of the detailed process
<wulei> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] freqconv

说明：In digital signal processing, a digital down-converter (DDC) converts a digitized real signal centered at an intermediate frequency (IF) to a basebanded complex signal centered at zero frequency. In addition to downconve
<hyunjun.ahn> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：I2C/IIC 总线接口驱动，在Altera和Xilinx的FPGA上跑过，Verilog编写，Craftor原创。V1.1。代码中还包含了24C02的读写测试程序，可直接用。-I2C/IIC Bus Driver, written in Verilog, v1.1. By Craftor
<Craftor> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] dpram

说明：
<王玉强> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] adder

说明：一个verlog hdl 从入门到强化的精通教程-A verlog hdl from entry to the strengthening of the master tutorial
<黄静月> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] jcb

说明：递加的三角波 用以输出是各种信号的一种 精度比较好-di jia san jiao bo yong yi xian shi shu chu shi ge zhong xin hao de yi zhong
<sunkai> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] jchb

说明：递减的三角波 用于输出 是各种信号输出的一种 有较好的精度-di jian san jiao bo yong yu shu chu
<sunkai> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] sjb

说明：三角波 用于输出是各种信号的一种 有较好的精度-san jiao bo
<sunkai> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] jtb

说明：阶梯波 用于输出 是各种信号输出的一种 有较好的精度-jie ti bo
<sunkai> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] program

说明：此程序1000倍的数字分频器，进行数字分频-This program digital divider, the digital divide
<荆子豪> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] USB_LOOP

说明：该Verilog程序基于USB芯片68013,FPGA50T,实现了两台电脑之间使用两个68013和一个FPGA50T来通信-Verilog program is based on the USB chip 68013, FPGA50T, realized between two computers using two 68013 and one FPGA50T to communicate
<zero> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：FPGA分频32.768KHZ晶振用VHDL语言如何分频成1HZ的时钟信号-fenpin
<王品一> 在 2025-04-30 上传 | 大小：2kb | 下载：0