资源列表

« 1 2 ... .47 .48 .49 .50 .51 352.53 .54 .55 .56 .57 ... 4311 »

[VHDL编程VHDL_Development_Board_Sources

说明:这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source cod
<Jawen> 在 2024-11-19 上传 | 大小:4.43mb | 下载:0

[VHDL编程Avalon

说明:Avalon总线规范的简单介绍-Avalon Bus Specification, a simple introduction
<付茗> 在 2024-11-19 上传 | 大小:4.43mb | 下载:0

[VHDL编程CPLDVHDLCODE

说明:CPLD VHDL CODE非常好的参考资料-CPLD VHDL CODE a very good reference
<DIC> 在 2024-11-19 上传 | 大小:4.43mb | 下载:0

[VHDL编程Mars-EP1C6-F_code2

说明:此包为FPGA学习板接口实验程序源代码,共包括13个实验程序,有7段数码管,1602液晶显示,12864液晶显示,I2C总线,串口通信,拨码开关等.-The packet interface to FPGA board experimental procedure to study the source code, a total of 13 experimental procedure, there are 7-segment dig
<sunxh092> 在 2024-11-19 上传 | 大小:4.42mb | 下载:0

[VHDL编程CCDFPGA

说明:CCD图像的颜色插值算法研究及其FPGA实现-CCD color image interpolation algorithm and its FPGA implementation
<long> 在 2024-11-19 上传 | 大小:4.43mb | 下载:0

[VHDL编程emi_ip

说明:External Memory Interface Handbook
<huubac> 在 2024-11-19 上传 | 大小:4.42mb | 下载:0

[VHDL编程DDSVHDLCODE

说明:本人收集的多个VHDL语言编写的正弦波发生器以及SPWM程序。-I collected multiple VHDL language of sine wave generator SPWM program.
<> 在 2024-11-19 上传 | 大小:4.42mb | 下载:0

[VHDL编程hanshufashengqi

说明:设计一个函数发生器,用VHDL语言实现。可以实现正弦、余弦等多种函数的波形-Design a function generator using VHDL. You can achieve a variety of functions such as sine, cosine waveform
<王婷> 在 2024-11-19 上传 | 大小:4.42mb | 下载:0

[VHDL编程Sunhaibo

说明:PCI9054的读写,其中包括双口RAM,以及寄存器的使用-PCI9054 read and write, which includes dual port RAM, as well as the use of registers
<孙悦> 在 2024-11-19 上传 | 大小:4.43mb | 下载:0

[VHDL编程axi_lite_user

说明:axi_lite_user官方样例,精简功能,适用于zynq系列axi总线(Axi_lite_user official sample, streamline function, apply to zynq series Axi bus)
<haixng > 在 2024-11-19 上传 | 大小:4.42mb | 下载:0

[VHDL编程DDS

说明:DDS直接数字合成器,里面包含相关的顶层文件,加法器,D触发器,mif文件(DDS direct digital synthesizer, which contains related top layer files, adder, D trigger, MIF file)
<Alexander_凡> 在 2024-11-19 上传 | 大小:4.42mb | 下载:0

[VHDL编程Fre_Multi_Ctrl_1114

说明:实现camerallink任意位的串并转换(Implementation of camerallink arbitrary bit series conversions)
<非要起名字> 在 2024-11-19 上传 | 大小:4.43mb | 下载:0
« 1 2 ... .47 .48 .49 .50 .51 352.53 .54 .55 .56 .57 ... 4311 »

源码中国 www.ymcn.org