[VHDL编程] MyPCICard

说明：是用于pci开发的核，可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware
<徐江帆> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] DW8051

说明：一个兼容keil的8051内核，在Quartus II 8.0 上编译通过的。希望对大家有帮助-Keil a 8051-compatible core, the Quartus II 8.0, adopted by the compiler. We want to help! !
<1987> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] 22

说明：高速QAM解调器的算法及VLSI实现研究，非常不错的一篇论文，对通信行业人员具有一定的参考意义-High-speed QAM demodulator algorithm and VLSI Implementation, very good paper on the communications industry personnel with some reference value
<刘道军> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] cpu

说明： 设计一个简化的处理器（字长8位），并使其与内存MEM连接，协调工作。用VHDL以RTL风格描述。该处理器当前执行的指令存放在指令寄存器IR中。处理器的指令仅算逻指令和访问内存指令）。-Design a simplified processor (8-bit word length), and connect it with the memory MEM, and coordination. Described with VHDL in
<jinxf> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] 8bitcpu

说明：
<杨岩> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] lab1

说明：xilinx官网edk实验，lab1，用nexys 2 板实验源代码-xilinx edk official website experiments, lab1, with nexys 2 plate test source code
<youzhiliu> 在 2024-11-19 上传 | 大小：4.51mb | 下载：0

[VHDL编程] irda_rx

说明：红外收发器接收模块，很好很强大。采用Verilog设计并用Modelsim进行仿真，功能完全正确。-Infrared transceiver receiver module, very very strong. Using Verilog design and simulation using Modelsim, function entirely correct.
<iswl2009> 在 2024-11-19 上传 | 大小：4.51mb | 下载：0

[VHDL编程] Matlab_QuartusII_ModelSim

说明：这是DSP Builder9.0的破解器，希望对用到DSP builder的人有所帮助。-The cracker DSP Builder9.0 hope to help people to use DSP builder.
<张亚洲> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] Virtex-5_FPGA_yonghuzhinan

说明：Virtex-5相关文档，适合于开发初期的了解工作。-Virtex-5 document, suitable for the development of the understanding of the early work.
<飞飞> 在 2024-11-19 上传 | 大小：4.51mb | 下载：0

[VHDL编程] I2C_EEPROM

说明：1. 本测试是夏宇闻 verilog数字系统设计教程，中的例程。 2. 编译环境Quartusii 3. 仿真环境Modelsim se 6.5d 4. 可综合部分已经经过quartus 验证正确 5. 仿真部分通过将I2C模块与一个EEPROM模型组合，通过时序仿真-EEPROM_I2C Verilog
<刘栋> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] 7series_hdl

说明：Xilinx 7 Series HDL Coding Recommendations. Very useful for Xilinx FPGA design.
<王宏> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0

[VHDL编程] demo

说明：利用xilinx公司开发的vivado平台，实现调用romIP核的功能(Using the vivado platform developed by Xilinx, the function of calling romIP core is implemented.)
<薇> 在 2024-11-19 上传 | 大小：4.52mb | 下载：0