[VHDL编程] Verilog

说明：32位存储器Verilog附带test文件，可以在modulesim仿真 还有加法、减法器，译码器等常用Verilog器件，都附带仿真test。-Memory test with Verilog
<嘿若> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] hdl

说明：ACTEL串口收发 Verilog语言描述-ACTEL serial port transceiver
<gouyouwen> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] hdl

说明：ACTEL FPGA 1602显示，verilog描述-ACTEL FPGA 1602 show, verilog descr iption
<gouyouwen> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] hdl

说明：ACTEL FPGA 6位数码管计数999999，Verilog描述-ACTEL FPGA 6 bits digital tube count 999999, Verilog descr iption
<gouyouwen> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] binarytobcd

说明：it is code for binary to bcd
<naveen> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDLxiaodou

说明：键盘消抖电路的程序，可以实现按键消抖功能-xiaodou
<东东> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog

说明：不同Verilog 语言间的差异，以及高版本Verilog语言的特性-Differences between different Verilog language and Verilog language version of the characteristics of high
<xinghuo> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] sin_gene

说明：读取mif方式，产生正弦信号的vhdl程序-Read mif way to generate sine signal vhdl program
<张伯伦> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] mamta

说明：the zip file i have uploaded has some testbenches in vhdl for sqare root,sum,subtract
<nmamatha> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] seg_led_display

说明：数码管灯控制程序，动态扫描过程。硬件连接方式比较特殊，位选单独控制，又是级联方式。6个数码管。-Digital tube light control applications, dynamic scanning process. Hardware connection is rather special, separate control of Choice, but also a cascade. 6 digital control.
<lichenlin> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] six_led_display

说明：数码管灯控制程序，动态扫描过程。硬件连接方式比较特殊，位选单独控制，又是级联方式。6个数码管。-Digital tube light control applications, dynamic scanning process. Hardware connection is rather special, separate control of Choice, but also a cascade. 6 digital control.
<lichenlin> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] vga_module

说明：This sample is VGA module source code in Verilog language for 800x600x60Hz. This was implemented in the Spartan3A1800 kit.
<DalianCOB> 在 2025-01-24 上传 | 大小：3kb | 下载：0