[VHDL编程] sine

说明：Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出-Verilog programming, the use of FPGA realize two sinusoidal output signals can also be extended into a six-way sinusoidal output
<陈剑> 在 2024-11-19 上传 | 大小：4.57mb | 下载：0

[VHDL编程] DDR_prj

说明：DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA。-DDR controller VHDL source code. FPGA implementation using DDR interface controller for Altera' s FPGA.
<zhanghe> 在 2024-11-19 上传 | 大小：4.56mb | 下载：0

[VHDL编程] easy_to_modelsim

说明：这里包含6个modelsim的学习资料，包括了经典教程、答疑和分别针对VHDL、Verilog语言的仿真例程。-This contains six modelsim of learning materials, including the classic tutorial, tutorials, and were aimed at VHDL, Verilog simulation language routines.
<wushumin> 在 2024-11-19 上传 | 大小：4.57mb | 下载：0

[VHDL编程] UP-CUP-FPGA2C35-II

说明：UP-CUP FPGA2C35-II平台使用说明书，用于博创嵌入式实验平台-UP-CUP FPGA2C35-II platform manual, embedded test platform for Borch
<骆郑钧> 在 2024-11-19 上传 | 大小：4.57mb | 下载：0

[VHDL编程] quartus_IPcore

说明：这15个Quartus的ip核里面有AVR，I2C，sdram，arm，usb，PCI等ipcoure，相信用过ipcore的人都知道这个的重要性，尤其是在NIOS嵌入硬件以提高速度的时候，这些事非常有用的。毕竟这些事人家封装起来的，肯定比自己去编好吧，献给用Quartus的好盆友，希望对你们有用。-free ipcoure
<林铭团> 在 2024-11-19 上传 | 大小：4.57mb | 下载：0

[VHDL编程] Sample

说明：通过AD9221 采集数据 然后将输出传给FPGA 通过串口MAX232显示采集回来的图形-Through the AD9221 data collection and then will output through a serial port MAX232 shows to FPGA collection back graphics
<刘> 在 2024-11-19 上传 | 大小：4.56mb | 下载：0

[VHDL编程] ISEPrj

说明：Xilinx Zynq的PS+PL使用，用PS添加IP核，然后从IP核添加GPIO，并与板上LED相连，实现led的逻辑。注意不能使用helloworld模板。-For the Xilinx Zynq PS+ PL, PS Add IP core, and then add GPIO IP core and connected to the on-board LED, led logic
<刘开发> 在 2024-11-19 上传 | 大小：4.56mb | 下载：0

[VHDL编程] kc705-pcie-rdf0187-2013.2-c

说明：基于KC705开发板的PCIE验证程序，用户在设计开发其他PCIE相关程序时可以参考-PCIE development board based KC705 verification process, users in the design and development of other related procedures can refer PCIE
<aj> 在 2024-11-19 上传 | 大小：4.56mb | 下载：0

[VHDL编程] de2-normal

说明：de270开发板常用的资料，包括引脚，开发板介绍，及在quartus下的使用。-This file is used to describe the de270 board.
<xiaofengyu> 在 2024-11-19 上传 | 大小：4.56mb | 下载：0

[VHDL编程] s5

说明：清华大学电子系 时序逻辑实验报告 包括：触发器设计，计数器设计，累加器设计，序列检测器设计/有限状态机实现-Tsinghua University, Department of Electronics, sequential logic test report include: trigger design, counter design, accumulator design, the sequence detector desi
<夏冬> 在 2024-11-19 上传 | 大小：4.56mb | 下载：0

[VHDL编程] Vivado 简明教程

说明：vivado简明教程 vivado入门教程 vivado简易教程(vivado API Tutorial Vivado)
<headachebill > 在 2024-11-19 上传 | 大小：4.56mb | 下载：0

[VHDL编程] SPI_ADconvert

说明：微机原理课程实验 ADC转换实现 需要模数转换模块与开发板相连(Microcomputer based principle experiment course ADC conversion implementation needs analog to digital convert module to connect with development board)
<xsx> 在 2024-11-19 上传 | 大小：4.56mb | 下载：0