[VHDL编程] PLDsource

说明：一篇关于gal16v8d器件的源程序。可以实现两片或门的功能。程序短小精悍。-A source device on the gal16v8d. Can achieve the function of two or door. Program dapper.
<李栋> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] Edge-detection

说明：多个边缘检测sobel算子的verilog程序模块。-Multiple edge detection sobel operator verilog program modules
<> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] DDR2PTiming

说明：用Xilinx ip core 生成器所产生的DDR2控制器，进行时序分析代码-Xilinx ip core generator a ddr2 controllor time analysis
<huangning> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] ROM-FOFO

说明：ROM,FIFO，寄存器等各种存储器VHDL语言实现，已经用FPGA下载实现了-ROM, FIFO, registers and other memory VHDL language has been implemented with the FPGA Download
<张新> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] key_led

说明：FPGA的键盘程序，非常有用，希望对大家有用-FPGA keyboard program, very useful
<xuxing> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] rath_me

说明：rc5 implementation in verilog for different w/r/b compared with auther code
<rathina> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] SOTP_BIKE_OS

说明：停车控制系统代码，实现启动触发控制，伺服马达定位控制。-Parking control system code and achieve start trigger control, servo motor positioning control.
<Light> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] code

说明：register file using verilog
<tran> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] sync_fifo

说明：一种同步的先入先出verilog程序，可正确地通过编译-a programe of fifo wrote by verilog
<ningbo> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] can

说明：can bus is used to transfer data faster and also power saving-can bus is used to transfer data faster and also power saving............
<jagadesh> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] flash_test

说明：c语言编写的flash调试程序，供参考学习-c flash debugger written for the reference study
<杨晓飞> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] source-(5)

说明：FFT using Verilog-HDL
<Jake> 在 2025-01-31 上传 | 大小：4kb | 下载：0