[VHDL编程] pci_steuerung_master

说明：vhdl code for card pci to fpga
<sina> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] eeprom_out

说明：vhdl code for card pci to fpga
<sina> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] shuzhiDDS

说明：基于FPGA器件、采用VHDL语言的数字频率计，-Based on FPGA devices, the use of VHDL, digital frequency meter,
<cqwrh023> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] Multiplier

说明：使用三种不同结构（加法树、查找表、Booth算法）实现的乘法器，带有测试文件。-Use of three different structures (addition tree, look-up table, Booth algorithm) to achieve the multiplier, with testbench files.
<马昭鑫> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] vga

说明：艾米电子的VGA显示verilog程序。 -Amy VGA display verilog program
<飞星> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] rsencoder_latest.tar

说明：reed solomon encoder in verilog-reed solomon encoder in verilog
<jagadesh> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] lcd2

说明：lcd display vhdl windows
<nick> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] APB

说明：It s the verilog source code for AMBA APB 2.0 Slave
<nachi> 在 2025-02-01 上传 | 大小：4kb | 下载：1

[VHDL编程] ADD6

说明：此源代码是基于Verilog语言的多种方式实现的4 选 1 MUX、多种方式实现的4 选 2 MUX 、多种方式实现的1 位半加器 、多种方式实现的1 位全加器、种方式实现的 4 位全加器 、多种方式实现的输出 UDP 元件、两个时钟信号 、选择器 和各种仿真的源代码。-This source code is based on the Verilog language, multiple ways to achieve the 4 S
<王柔毅> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] clock

说明：digital clock in VHDL.
<dan> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] manchester

说明：verilog 实现manchester编解码，最高速率5mhz-verilog manchester code to achieve the highest rate of 5mhz
<王红星> 在 2025-02-01 上传 | 大小：4kb | 下载：0

[VHDL编程] dds

说明：基于FPGA的DDS函数信号发生器代码DDS-may cause permanent damage to the device
<曾华林> 在 2025-02-01 上传 | 大小：4kb | 下载：0