[VHDL编程] 一些译码器源代码

说明：内有LED译码器，汉明纠错译码器，地址译码器，最高优先译码器，双2－4译码器等VHDL的源代码-decoder, Hamming error correction decoder, address decoder, the highest priority decoder, dual 2-4 decoder such as VHDL source code
<蔡孟颖> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] SCAN_COUNT

说明：用VHDL编写的关于SCAN的一个小程序，希望大家看了后能喜欢，也可以学学哟！-VHDL SCAN prepared on a small procedures in the hope that after reading them you will like and can learn yo!
<lw> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] msttr

说明：msttr是用vhdl语言开发的一个交通灯程序-msttr VHDL language is a development of the traffic lights procedures
<王剑> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] fifo1616

说明：FIFO先入先出堆栈，包括三个子程序，可根据需要选择-FIFO first in-first stack, including three subprogram, according to choose
<陈正一> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] PLI

说明：
<陈正一> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] 双路脉冲发生器（veralog）

说明：Verilog HDL 程序 双路脉冲发生器的代码 包含了键盘控制，LED显示，脉冲发生，脉冲频率测量模块 是我自己写得，希望能对你有帮助，有问题可以mail：shaojunwu1@163.com-Verilog HDL dual-channel pulse generator procedure code includes a keyboard control, LED display, pulse, pulse freq
<邵君武> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] 抢答器

说明：扳动定义为“开始”（即enable）的开关后，一排指示灯变亮，之后抢答开始，有4个扳动开关代表4个抢答器，数码管将显示出最先被扳动的开关的序号，同时发出声音，表示抢答成功。若未按“开始”前，有任意开关被扳动，则数码管显示被扳动开关的序号，并发出另一种声音，表示有人抢答。-reached for the definition of "start" (enable) the switch, a row of bright
<王季红> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] 用cpld实现曼彻斯特编码

说明：用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码，用于通信中-cpld achieve with Manchester encoding with Verilog HDL Manchester encoding. for Communication
<*> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] 指令译码电路的设计

说明：指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.-instruction decoder circuit design. Mainly used in digital circuit design. The language used for Verilog HDL.
<*> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] ADD_SUB

说明：11,13,16位超前进位加法器的Verilog HDL源代码。-11,13,16-CLA for the Verilog HDL source code.
<周金喜> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] time_clock

说明：实用闹钟的verilog代码。不是vhdl的！经过ldv验证-practical alarm the Verilog code. VHDL is not! After certification ldv
<徐哦俄> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] CK20-VHDL

说明：经典ＣＫ２０时钟程序，实现了时钟的时，分，秒记数，并可以重调，置０-classic procedures CK20 clock and realized the clock, minute and second count, and can be re-emphasize that the Home 0
<林海> 在 2025-04-25 上传 | 大小：4kb | 下载：0