资源列表

« 1 2 ... .30 .31 .32 .33 .34 2935.36 .37 .38 .39 .40 ... 4311 »

[VHDL编程count4

说明:四位加法器的Verilog实现,可以实现综合工具对其综合-Four adder Verilog implementation of their comprehensive synthesis tool can
<guankun> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程NANDController

说明:verilog编写的nand flash的控制程序 -nand flash controller based on verilog
<刘志超> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程SDRAM_TEST

说明:用Verilog硬件描述语言驱动SDRAM,内有完整可实现源代码,且还有现象说明-With the Verilog hardware descr iption language driven SDRAM, can be realized within the complete source code, and there is the phenomenon described
<ZXW> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程ambe_rf

说明:用verilog写了AMBE100控制器,代码风格非常好,简单功能强大,测试代码也有,便于交流-Wrote AMBE100 controller using verilog code style is very good, simple and powerful, test code is also to facilitate the exchange
<林文兴> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程61i_piplined_divider_v2_0_vhdl

说明:pipeline divider+Xilinx ISE
<rocky> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程UART

说明:this is a useful uart_vhdl source code
<lizhibin> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程fifo

说明:异步fifo的verilogHDL代码 通过比较读写地址并产生异步空/满标志,再通过把异步空/满标志同步到相应时钟域来实现数据的传递。很好的解决了亚稳态的问题。-code of asynchronous fifo
<Bruce Lee> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程da

说明:单片机显示程序,能够接受来自DDS的信息,在液晶显示屏上显示当前输出波形和频率-Single-chip display program that can receive information from the DDS, the LCD display shows the current output waveform and frequency
<张良哲> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程eo

说明:用vhdl语言利用fpga来实现电子琴。这个是源程序-With VHDL language use fpga to realize electronic organ. This is the source program
<> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程8086-assembly-language-programs

说明:8086 assembly language programs worked out
<PRACHI> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程mux21a

说明:应用QuartusII 完成基本组合电路设计-The application QuartusII completion of basic combinational circuit design
<> 在 2025-02-12 上传 | 大小:18kb | 下载:0

[VHDL编程code

说明:用system verilog 描述的APB总线验证源码,可以用于学习system verilog的使用。-System Verilog descr iption APB bus test source code, can be used to study the use of system Verilog
<李超> 在 2025-02-12 上传 | 大小:18kb | 下载:0
« 1 2 ... .30 .31 .32 .33 .34 2935.36 .37 .38 .39 .40 ... 4311 »

源码中国 www.ymcn.org