资源列表
[VHDL编程] shuzishizhong
说明:用verilog语言写的数字时钟程序 芯片是EP2C8Q208C8-Verilog language used to write the digital clock program chip EP2C8Q208C8<王鹏> 在 2025-02-27 上传 | 大小:47kb | 下载:0
[VHDL编程] Karnaugh_Maps
说明:In the logic circuit design, we have to optimize the logic. On the one of method, it is used karnaugh map.-In the logic circuit design, we have to optimize the logic. On the one of method, it is used karnaugh map.<male> 在 2025-02-27 上传 | 大小:47kb | 下载:0
[VHDL编程] verilogshuzishizhong
说明:数字时钟的实验,让读者了解数字时钟的原理,用vhdl实现它的方法,并学习vhdl的使用技巧-Digital clock experiments, so that readers understand the principles of digital clock using vhdl way to achieve it, and learn skills to use vhdl<> 在 2025-02-27 上传 | 大小:47kb | 下载:0
[VHDL编程] quanjianqi
说明:本源码的作用是简单地实现一位二进制的全减-The role of the source is simply a binary realization of the full reduction<xiao白> 在 2025-02-27 上传 | 大小:47kb | 下载:0
[VHDL编程] LIP1759CORE_audio_dsp32_decoder
说明:Audio DSP32 Decoder Verilog Module<jc> 在 2025-02-27 上传 | 大小:47kb | 下载:0
[VHDL编程] shuzishizhong
说明:此代码是FPGA的数字时钟代码,使用的是verilog语言。-This code is the FPGA' s digital clock code, the use of the verilog language.<秦志平> 在 2025-02-27 上传 | 大小:47kb | 下载:0