资源列表

« 1 2 ... .65 .66 .67 .68 .69 2670.71 .72 .73 .74 .75 ... 4311 »

[VHDL编程IPCORE_megadecryp

说明:IPCORE_megadecryp用于解密IPcore-Used to decrypt IPCORE_megadecryp IPCore
<> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程atlf5Vcj

说明:15个Altera的IP的源码,给大家分享下。-15 ?鯝ltera的IP的?#39 码, ??39 ???窒硐??
<jkwzh> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程100Examples[1`20]

说明:VHDL语言100例详解,北京理工大学ASIC研究生出版,这里是1-20个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC published examples here is 1-20 months
<ryan> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程cpldbus51

说明:CPLD与8051的总线接口VHDL源码-CPLD with 8051 bus interface VHDL source
<xjb> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程Melodica

说明:VHDL实用教程:电子口风琴的设计程序!-Practical VHDL Tutorial: Electronic mouth organ of the design process!
<Leemon> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程dianzi

说明:电子琴电路设计 vhdl 含有详细介绍波形图-Electric circuit design VHDL contains detailed waveform
<龙丽丽> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程electronicorgan

说明:电子琴VHDL程序包含有:顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序-VHDL flower contains are: top-level procedures, scale generator procedures, numerical control frequency module procedures and module procedures performed automatically
<苏芬> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程DDC_CIC

说明:用CIC 和 FIR Filters设计的数字下变频器,DSP Builder6.1版工程文件-Using CIC and FIR Filters Design of Digital Down Converter, DSP Builder6.1 version of project file
<> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程Final

说明:many application on kit SP-3: VGA, digital clock, counter, interface PS2-many application on kit SP-3: VGA, digital clock, counter, interface PS2....
<nguyen hung> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程IR_PEN

说明:infra pen controller, cmos sensor control and sdram control
<byungchan> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程computer8

说明:以嵌入式CPU和FPGA为基础的嵌入式系统架构-Embedded CPU and FPGA-based embedded system architecture
<steven> 在 2025-02-28 上传 | 大小:49kb | 下载:0

[VHDL编程VHDL

说明:VHDL设计实体的基本结构 VHDL的语言要素 用VHDL实现电路设计的方法 VHDL设计流程-VHDL design entities, the basic structure of the language element of VHDL using VHDL circuit design approach to achieve VHDL design flow
<李明> 在 2025-02-28 上传 | 大小:49kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 2670.71 .72 .73 .74 .75 ... 4311 »

源码中国 www.ymcn.org