资源列表

« 1 2 ... .29 .30 .31 .32 .33 234.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程vhdl

说明:vhdl语言教程,比较全面,需要用超星浏览器浏览。-vhdl language course, a more comprehensive and need to ssreader
<踏霜而行 沐云而居> 在 2024-11-17 上传 | 大小:6.78mb | 下载:0

[VHDL编程uvm

说明:the Universal Verification Methodology (UVM) for creating SystemVerilog testbenches.
<hugo> 在 2024-11-17 上传 | 大小:6.78mb | 下载:0

[VHDL编程wu

说明:通信原理基于VHDL的课程设计,基于CPLD_FPGA的数字通信系统建模与设计(通信课设参考书)-VHDL-based communication principle of curriculum design, digital communication system based on CPLD_FPGA Modeling and Design (Communications course design reference)
<吴德威> 在 2024-11-17 上传 | 大小:6.8mb | 下载:0

[VHDL编程1234

说明:光纤技术经典书籍,主要内容为非线性光纤技术基础及应用-Optical fiber technology classic books, mainly non-linear optical technology infrastructure and applications
<wty> 在 2024-11-17 上传 | 大小:6.78mb | 下载:0

[VHDL编程lab05_09122011

说明:多周期CPU设计,可以实现22条基本指令。实现简单,包含实验报告-CPU design
<徐福建> 在 2024-11-17 上传 | 大小:6.77mb | 下载:0

[VHDL编程nios2_flowwater

说明:经典的nios2小例程,学习nios入门的经典例程。有疑问可登陆http://hongqinfpga.taobao.com/联系我,本人专门研究fpga嵌入式,欢迎朋友们一起加入学习。-Classic the nios2 small routines, learning the nios entry classic routines. Questions can visit http://hongqinfpga.taobao.com/
<权利红> 在 2024-11-17 上传 | 大小:6.78mb | 下载:0

[VHDL编程clock_lcd

说明:基于FPGA用verilog实现电子时钟功能,适合初学verilog者-Suitable for beginners verilog verilog achieve FPGA-based electronic clock function
<陈尧> 在 2024-11-17 上传 | 大小:6.77mb | 下载:0

[VHDL编程fpga_shuzixinghao

说明:fpga学习资料,算法类的书籍,关于数字信号处理的-The books on the fpga learning materials, the algorithm about digital signal processing
<sad> 在 2024-11-17 上传 | 大小:6.8mb | 下载:0

[VHDL编程fp1-40-1_1

说明:fpga任意频率输出,精度《=2 ,串口控制分频系数,从50hz-51.2k精确分频,其中还包括小数点的处理。 通信部分:波特率处理模块、数据接受模块、数据校验及解码模块 分频部分:altpll锁相环模块,分频数计算模块、小数0.5检验模块、分频模块 -fpga any frequency output accuracy " = 2 , serial control division factor, from 50h
<houjiajun> 在 2024-11-17 上传 | 大小:6.79mb | 下载:0

[VHDL编程vga_test

说明:基于nios的vga控制器,分辨率及显示区域,显示位数,显存深度可调整,已经在altera cyclone ii条件下测试通过 quartus13.0开发环境 主机端符合avalon标准-VGA controller based on NIOS, resolution and display area show the median, the memory depth can be adjusted, has been in Alter
<周杰伦> 在 2024-11-17 上传 | 大小:6.79mb | 下载:0

[VHDL编程DAC

说明:DACADC资料,10bit300MSsDAC6V输出摆动; 10bit500MSPS分段DAC性能优化;用DAC产生Nyquist-WDM信号等-DACADC information, 10bit300MSsDAC6V output swing 10bit500MSPS segmented DAC performance optimization produced by DAC Nyquist-WDM signals
<wangfang> 在 2024-11-17 上传 | 大小:6.8mb | 下载:0

[VHDL编程CH14_RGMII_UDP_TEST

说明:用xilinx的SPARTAN6 实现的UDP,可通过PC机网络抓包工具进行发送和接收,增加了网络视频传输的接口,具有很好的参考价值(With the Xilinx implementation of the SPARTAN6 UDP, can be sent and received through PC network capture tools, increase the network video transmission in
<suifeg> 在 2024-11-17 上传 | 大小:6.79mb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 234.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org