资源列表

« 1 2 ... .88 .89 .90 .91 .92 2193.94 .95 .96 .97 .98 ... 4311 »

[VHDL编程8X8LED

说明:基于 qusrtus II上的 MAX ii 系列 FPGA上的数码管动态显示VHDL程序-Based on the MAX ii qusrtus II series FPGA, VHDL dynamic display of digital control program
<陈明风> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程shuzizhong

说明:多功能数字钟,可调时间,可报时,可控制,可以按键显示-duo gongneng shuzizhong
<fanker> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程EDA

说明:EDA 程序,使用软件是MUXPLUSSII -EDA, the use of software is MUXPLUSSII
<smith> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程XLXH

说明:完成序列为0111010011011010的序列生成器 2.用状态机设计实现串行序列11010的检测器 3. 若检测到符合要求的序列,则输出显示位为“1”,否则为“0” 4. 可对检测到的次数计数 -Complete sequence is 0111010011011010 sequence generator 2. State machine design using serial sequence of 11 010
<sxh> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程PS2-VGA

说明:Explain PS/2 protocol
<muhameed> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程PLL-Dynamic-Reconfiguration

说明:介绍了Spartan系列FPGA的PLL动态配置,很有参考价值-Introduced the Spartan series of FPGA' s PLL dynamic configuration, a good reference
<阿飞> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程clk_div8

说明:基于vhdl语言的源代码,主要用于八位的数字时钟进行操作,会用到进位-Vhdl source code based on the language, mainly for the eight digital clock operation, will use the carry
<zhang> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程eda

说明: 该系统利用VHDL语言、PLD设计出租车计费系统,以MAX+PLUSⅡ软件作为开发平台,设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能,并动态扫描显示车费数目。-The system uses VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development platform,
<OFDM> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程demo13-mux_vhdl

说明:vhdl demo of mux using altera board
<aaa> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程dengkong

说明:用VHDL语言设计并实现一个彩灯控制电路,仿真并下载验证其功能,彩灯有两种工作模式,可通过拨码开关或按键进行切换-And a lantern control circuit using VHDL language design, simulation and download to verify its functionality, the lantern has two working modes, via DIP switch or
<will> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程fifo_syn

说明:实现了同步FIFO的功能,能完成数据的先进先出,当FIFO满或者空的时候能报出满或者空的信号。-Synchronous FIFO: it can complete data FIFO, when the FIFO full or empty time can you quote us full or empty signal.
<张明涛> 在 2025-04-25 上传 | 大小:161kb | 下载:0

[VHDL编程pwm.rar

说明:实现pwm波的输出,按键可调占空比的,可通过连接pwm输出值led灯以检测占空比的变化,To realize the output of the PWM wave, key adjustable duty ratio, but through the connection PWM output value led lamp with testing duty ratio changes
<廊桥拾梦> 在 2025-04-25 上传 | 大小:161kb | 下载:0
« 1 2 ... .88 .89 .90 .91 .92 2193.94 .95 .96 .97 .98 ... 4311 »

源码中国 www.ymcn.org