[VHDL编程] an_jian_qu_dou_dong

说明：基于FPGA实现的按键去抖动电路设计，解决了按键抖动的问题-abcdefjgajgasg
<电子时钟> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] pci_mcst

说明：---简化版，实现PCI总线控制--- 器件：ep1c6 开发工具：QuartusII 功能：简化PCI总线接口，占用资源少； 实现单路曼彻斯特码的收发。---- Starter Edition, to achieve control of PCI bus devices---: ep1c6 development tools: QuartusII functions: simplify PCI bus interfa
<l.s.m> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] frequency

说明：该程序是基于FPGA的硬件描述语言，实现的功能是对时钟进行分频，从而产生任意频率的输出时钟。-The program is based on FPGA hardware descr iption language to realize the function of clock frequency, resulting in arbitrary output clock frequency.
<微微一笑> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] veriloghdl135

说明：veriloghdl教程135例,含有各种veriloghdl编程实例，很经典，希望能有需要的朋友帮助-veriloghdl Tutorial 135 cases containing examples of various programming veriloghdl, very classic, hoping to help a friend in need
<mieweng> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] compare

说明：基于FPGA的VHDL设计。可以比较任何类型数据的大小关系。-The VHDL-based FPGA design. Can compare the size of any relationship between the type of data.
<王瑀> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] FPGA

说明：FPGA中差分信号的使用，一份关于FPGA布线资料-In the use of differential signal FPGA a FPGA routing information on the
<liang> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] ALU

说明：算术逻辑部件的verilog代码，它能够实现半加器、全加器、比较、按位与、按位或、按位异或、加一、减一的操作-Arithmetic logic unit of the verilog code, it can achieve half adder, full adder, compare, bitwise and, bitwise or, bitwise xor, plus one, minus one operation
<*飞> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] CoreCORDIC_DS

说明：cordic rtl generator for generating different cordic arithmetic
<nmt> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] VHDL_ip

说明：基于VHDL语言的可移植通用存储器IP核的实现，本文介绍了一种利用VHDL 硬件描述语言实现可移植通用存储器IP 核的思路与方法，实验研究表明，该方法具有可移植性强、扩展性及灵活性好的特点，有效地改善了数字系统设计的效率。-VHDL language based on universal portable memory IP core implementation, this paper presents a VHDL hardware
<lyh> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] verilog135

说明：一百三十五个Verilog hdl 实例教程，经典实例！~-about one hundred and thirty five verilog hdl examples to share with you !enjoy!
<张广强> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] spreadingcommunicatinon

说明：spearding progect by vhdl code simulate
<mohammed> 在 2025-04-25 上传 | 大小：166kb | 下载：0

[VHDL编程] maichongbbbb

说明：学习利用集成逻辑门、555定时器设计脉冲信号产生电路；掌握影响脉冲波形参数的定时元件参数的计算方法；学习脉冲波形整形和分频方法 -Learning to use the integrated logic gate, 555 timer pulse signal generation circuit design control parameters affect the timing pulse device parameters
<徐彬> 在 2025-04-25 上传 | 大小：166kb | 下载：0