[VHDL编程] AdderEmodelSim

说明：altera Quartus II modelSim 自動模擬搭配，內有範例。 (含電路) -altera Quartus II modelSim with automatic simulation, there are examples. (With circuit)
<陳小龍> 在 2025-04-24 上传 | 大小：187kb | 下载：0

[VHDL编程] traffic

说明：模拟交通灯 verilog CPLD EPM1270 源代码-Simulation of traffic lights verilog CPLDEPM1270 source code
<韩思贤> 在 2025-04-24 上传 | 大小：187kb | 下载：0

[VHDL编程] verilog_intr

说明：Verilog Overview n Basic Structure of a Verilog Model n Components of a Verilog Module – Ports – Data Types – Assigning Values and Numbers – Operators – Behavioral Modeling • Continuous Assignments
<小刚> 在 2025-04-24 上传 | 大小：187kb | 下载：0

[VHDL编程] Frequence

说明：基于AVR的数字频率计，使用LCD1602做显示。刷新速度1S，含电路图-AVR-based digital frequency meter, the use of so LCD1602 display. Refresh rate of 1S, with circuit
<axin> 在 2025-04-24 上传 | 大小：187kb | 下载：0

[VHDL编程] myled4

说明：四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL
<杨晴飞> 在 2025-04-24 上传 | 大小：187kb | 下载：0

[VHDL编程] Fingerprint_Identify

说明：本项目名称是：基于FPGA的指纹识别模块设计。 主要内容为：本模块采用xilinx公司的Spartan 3E系列XC3S500E 型FPGA作为核心控制芯片，通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取，然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理，得到清晰的指纹图象，再从清晰的指纹图象中提取指纹特征点，存入外部FLASH作为建档模板。指纹比对时，采用同样的方法获得清晰的指纹图
<xiaoxu> 在 2025-04-24 上传 | 大小：187kb | 下载：0

[VHDL编程] FPGA

说明：FPGA下载线自己做(参考资料) -FPGA下载线自己做(参考资料)FPGA下载线自己做(参考资料)
<lu> 在 2025-04-24 上传 | 大小：187kb | 下载：0

[VHDL编程] The-encoder-and-decoder-for-ASK-CMI

说明：青创电子的CMI-编码器和译码器程序代码，实现编码和译码功能-Green and electronic CMI- encoder and decoder program code, realize the encoding and decoding function
<JIM> 在 2025-04-24 上传 | 大小：188kb | 下载：0

[VHDL编程] 13_TLC5615_test

说明：TLV5615的CPLD驱动程序，对时序操作方法作了详细的介绍-CPLD driver TLV5615 and timing methods of operation were described in detail
<费时> 在 2025-04-24 上传 | 大小：188kb | 下载：0

[VHDL编程] 1-flowingled

说明：基于Xilinx Spartan6 简单的流水灯实验 VHDL -Based on Xilinx Spartan6 simple VHDL test water lights
<康二栋1号> 在 2025-04-24 上传 | 大小：188kb | 下载：0

[VHDL编程] state_machine

说明：同样是简单的MAX II编程，状态机顾名思义，0到8的循环显示，用到了数码管。(The same is a simple MAX II programming, the state machine as its name suggests, 0 to 8 of the cycle display, using the digital tube.)
<游子游荡 > 在 2025-04-24 上传 | 大小：188kb | 下载：0

[VHDL编程] dpll

说明：数字全锁相环的介绍文章，讲述了数字锁相环的实现原理和实现步骤(The introduction of the digital full phase locked loop is introduced, and the realization principle and the implementation steps of the digital phase locked loop are described)
<CrazyICer> 在 2025-04-24 上传 | 大小：188kb | 下载：0