资源列表

« 1 2 ... .72 .73 .74 .75 .76 177.78 .79 .80 .81 .82 ... 4311 »

[VHDL编程Quartusii

说明:郑亚民版的可编程逻辑器件开发软件quatus ii里的一些例程,对初学者很有帮助。-Asia and China Zheng version of programmable logic device quatus ii software development, some routines useful for beginners.
<王廷龙> 在 2025-01-11 上传 | 大小:8.87mb | 下载:0

[VHDL编程Verilog_HDL

说明:Verilog HDL程序设计教程,以可综合的设计为重点,同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法,语法。-Verilog HDL Programming Guide, to be designed as an integrated focus on simulation and simulation at the same time also made to describe further. Veril
<李立> 在 2025-01-11 上传 | 大小:8.84mb | 下载:0

[VHDL编程quartus2tutorial

说明:
<> 在 2025-01-11 上传 | 大小:8.84mb | 下载:0

[VHDL编程FPGA2-4

说明:华清远见视频,FPGA入门视频第二讲第4部分-Huaqing vision video, FPGA Introduction Video Part 4 of the second stress
<林方> 在 2025-01-11 上传 | 大小:8.86mb | 下载:0

[VHDL编程eda

说明:花了很长时间搜集来的基于cpld和VHDL语言的嵌入式程序-Took a long time to collect cpld and VHDL-based language embedded program
<郑志鹏> 在 2025-01-11 上传 | 大小:8.83mb | 下载:0

[VHDL编程DDS

说明:实现了基于FPGA的DDS信号源设计,能同时两路输出,输出波形包括正弦波、三角波、方波和锯齿波,且其频率和相位均可调,还能计算两路输出信号的相位差。-FPGA-based implementation of the DDS signal source design, two outputs simultaneously, the output waveforms including sine, triangle, square and
<huangyanzi> 在 2025-01-11 上传 | 大小:8.87mb | 下载:0

[VHDL编程hls_bluebook

说明:非常好的catapult学习书, catabult 可用于高级综合,由c产生vhdl/verilog-very nice book for catabult study
<> 在 2025-01-11 上传 | 大小:8.87mb | 下载:0

[VHDL编程61IC_S4656

说明:stm32与FPGA的通讯总线FMSC,非常的实用-stm32 and FPGA communication bus FMSC
<hongchen> 在 2025-01-11 上传 | 大小:8.87mb | 下载:0

[VHDL编程FPGA

说明:FPGA很不错的入门教学,并有大量实例以帮助学习。-FPGA very good introductory teaching, and there are a lot of examples to help learning.
<徐浩> 在 2025-01-11 上传 | 大小:8.86mb | 下载:0

[VHDL编程plj.FPGA

说明:本频率计基于CPLD/FPGA实现。 50MHZ标准频率为CPLD内部时钟信号,被测方波为信号发生器产生的方波信号,显示电路由TTL芯片及七段数码管组成的电路,自校正输出由CPLD输出已知频率的测试方波信号,可将其输入至测试端口,进行系统精度校正。 -The frequency meter based on CPLD/FPGA implementation. 50MHZ standard CPLD internal clock sign
<刘波> 在 2025-01-11 上传 | 大小:8.85mb | 下载:0

[VHDL编程11

说明:VHDL出租车计费器设计,课程设计完美通过优秀,各个功能模块讲解十分清楚-Taxi meter VHDL design, curriculum design the perfect through outstanding
<wzl> 在 2025-01-11 上传 | 大小:8.86mb | 下载:0

[VHDL编程clock

说明:VHDL语言,数字钟实现时分秒计数,能够通过按键调整时间-VHDL language, when every minute counts achieve digital clock, the time can be adjusted through the key
<cjl> 在 2025-01-11 上传 | 大小:8.86mb | 下载:0
« 1 2 ... .72 .73 .74 .75 .76 177.78 .79 .80 .81 .82 ... 4311 »

源码中国 www.ymcn.org