[VHDL编程] FPGA实现加法器

说明：用按键控制选择进制，并用数码管显示
<bubble> 在 2010-11-20 上传 | 大小：516.87kb | 下载：0

[VHDL编程] pio_top

说明：这个verilog代码是一个输入输出经典的例子。大家一起参考。-the verilog code input and output is a classic example. Together reference.
<chenliang> 在 2025-02-28 上传 | 大小：516kb | 下载：0

[VHDL编程] FPGA_design_of_the_impact_factor_of_the_clock

说明：影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计-FPGA design of the impact factor of the clock，and can help the FPGA design
<lengkongqi> 在 2025-02-28 上传 | 大小：516kb | 下载：0

[VHDL编程] Spartan3VGATest

说明：This VGA test will draw a single color page and change color every one second. VGA resolution is 640x480 @25 MHZ 8 colors
<Kosta > 在 2025-02-28 上传 | 大小：516kb | 下载：0

[VHDL编程] EP3C25

说明：此文档很重要，是一款最新fpga的文档，很好用的，封装业比较小，功耗低-This document is important, is the latest fpga document, useful, and packaging industry is relatively small, low power consumption
<李雪> 在 2025-02-28 上传 | 大小：516kb | 下载：0

[VHDL编程] washmachine

说明：源码为洗衣机控制电路的Verilog代码实现，分六个模块实现，顶层模块有原理图实现-this code is for the control_circuit of machine in Verilog ,it is divided into six modules, the top-level is schematic
<邓广兴> 在 2025-02-28 上传 | 大小：516kb | 下载：0

[VHDL编程] Adder_Kogge_Stone_32bit_With_Test_Bench

说明：verilog source code and test bench of Adder Kogge Stone 32-Bit
<abanuaji> 在 2025-02-28 上传 | 大小：516kb | 下载：0

[VHDL编程] lqz4

说明：这个程序是带置位的双向移位串入/并出6位移位寄存器-This program is a bidirectional shift with a set string into/out of 6-bit shift register and
<李求知> 在 2025-02-28 上传 | 大小：517kb | 下载：0

[VHDL编程] DA_dac8581

说明：verilog 编写DAC8581控制程序。-verilog write DAC8581 control procedures.
<ai> 在 2025-02-28 上传 | 大小：517kb | 下载：0

[VHDL编程] 11

说明：用verilog编写的带同步清0、同步置1 的D 触发器；带异步清0、异步 置1 的JK 触发器-Verilog prepared by the synchronous belt, synchronous D flip-flop 0 1 with Asynchronous Clear 0, asynchronous set D trigger 1 with Asynchronous Clear 0, asynchronous set
<望奎> 在 2025-02-28 上传 | 大小：517kb | 下载：0

[VHDL编程] lab4

说明：s the design and simulation of a simple traffic light controller: The controller consists of a clock divider block, two sequential circuits: a timing counter and a signal generator (state generator), and a decoder. T
<titorgtfo> 在 2025-02-28 上传 | 大小：517kb | 下载：0

[VHDL编程] PWM-VHDL

说明：是使用VHDL编写的一段PWM产生程序，里面附带了详细的说明和源程序。-Is to use VHDL to write a PWM generation procedure, it comes with detailed instructions and the source program.
<qu xiansheng> 在 2025-02-28 上传 | 大小：517kb | 下载：0