资源列表
[VHDL编程] verilogdesign2
说明:硬件描述语言设计相关,包括一些国外大学的教案和设计资料-verilog<王旭宝> 在 2025-02-27 上传 | 大小:522kb | 下载:0
[VHDL编程] lab2-original
说明:simple priority controller and decoder<Tomer Eitan> 在 2025-02-27 上传 | 大小:522kb | 下载:0
[VHDL编程] multiplier
说明:使用硬核乘加器完成两路输入数据相乘,每8个乘积结果累加后输出-The use of hard core multiplier accumularor complete two-way input data is multiplied by each of the 8 product, the cumulative output results<薛佳> 在 2025-02-27 上传 | 大小:522kb | 下载:0