[VHDL编程] VHDLLCD1602

说明：这个是VHDL语言编写的LCD1602程序@-This is the VHDL language LCD1602 procedure @
<> 在 2025-02-27 上传 | 大小：534kb | 下载：0

[VHDL编程] VHDL

说明：自己收集的VHDL例程代码，适合初学者学习用，希望能给大家带来帮助。-Collected their own routines VHDL code, suitable for beginners to learn, I hope we can help.
<杨少栋> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] heartbeat

说明：用VHDL编译的源代码，模仿心脏跳动，解压后直接用Quartus打开project即可-Compiled with VHDL source code, mimic the heart beating, after extracting the direct use of Quartus can open the project
<xie> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] SASA

说明：串口程序，一共有四个模块名，波特率为1，包括接受，发送模块-Serial program, a total of four module name, the baud rate is 1, including the acceptance, sending module
<wu> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] xiyiji

说明：描述了洗衣机的工作原理和实现方法，通过vhdl的逻辑描述和行为描述方便简单的实现了此功能-Describes the working principle of washing machine and its realization methods, through the logic of VHDL described and act descr iptions convenience simple realizing the func
<卧虎> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] Fuzzy_Image

说明：A IEEE Paper for Noise Removal using Fuzzy is solved partially using VHDL, with my understanding the matlab tool is much easy to implement this but i tried and successfully completed, now i am revealing it partially for
<kalidas> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] ok--lcd2

说明：sparten 3e lcd 驱动程序。数据通信线为4个-sparten 3e lcd driver. Data communication lines 4
<李政政> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] OV7670_

说明：ov7670是数据手册 对于ov7670的驱动很有帮助-ov7670 ov7670 drive helpful Data Sheet
<小白菜> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] LCD1602

说明：基于FPGA 的1602显示源代码，可以直接使用-FPGA based 1602 show source code can be used directly
<陈都> 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] time_test

说明：利用10M的时钟，设计一个单周期形状的周期波形。这是用Verilog写的-Use 10M clock cycle design a single cycle waveform shape. This is written in Verilog
<猪肉先生> 在 2025-02-27 上传 | 大小：536kb | 下载：0

[VHDL编程] OV7670

说明：摄像头模块OV7670中文版，方便快速熟悉OV7670的手册(The Chinese version of the camera module OV7670)
<平漂流 > 在 2025-02-27 上传 | 大小：535kb | 下载：0

[VHDL编程] uart_design

说明：UART设计的VERILOG代码，具有FIFO功能，能实现CPU与外设之间的数据与指令通信(The VERILOG code designed by UART, which has the function of FIFO, can realize the communication between the data and the instruction between the CPU and the peripherals)
<沐羽1996> 在 2025-02-27 上传 | 大小：535kb | 下载：0