[VHDL编程] VHDL_Data

说明：潘松的VHDL使用教程，已经制作书签，阅读方便，是学习VHDL新手的必备资料，FPGA/CPLD开发者可以参考的资料，-Pinson use of VHDL tutorial have produced bookmarks, reading easy to learn the essential information on VHDL novice, FPGA/CPLD developers can refer to the infor
<> 在 2024-11-15 上传 | 大小：11.62mb | 下载：0

[VHDL编程] FPGA

说明：fpga从零开始，很经典的范例，通过FPGA实现一些基本功能！-fpga from scratch, it is the classic example, through the FPGA to achieve some of the basic functions!
<wug> 在 2024-11-15 上传 | 大小：11.58mb | 下载：0

[VHDL编程] VHDL

说明：一本很好的vhdl教程，适合所有初学者，是一本值得珍藏的好资料-A very good vhdl tutorial, suitable for all beginners, is a worthy collection of good information
<胡飞> 在 2024-11-15 上传 | 大小：11.64mb | 下载：0

[VHDL编程] Verilog-HDL-Digital-Design

说明：Verilog HDL 数字设计与综合 夏宇闻-Verilog HDL Digital Design and Xia Wen
<梁康> 在 2024-11-15 上传 | 大小：11.58mb | 下载：0

[VHDL编程] aes

说明：此程序完成aes的硬件语言实现部分，通过vhdl语言完成加解密过程。-This process is complete aes hardware language section, vhdl language to complete the encryption and decryption process.
<杨俊明> 在 2024-11-15 上传 | 大小：11.6mb | 下载：0

[VHDL编程] Float_add

说明：该源码利用Verilog HDL语言成功实现了浮点数的加法运算，包括全部工程以及Verilog 源码，经验证，该程序成功实现了浮点数的加法。-The use of Verilog HDL source language of the successful implementation of floating-point addition operation, including all engineering and Verilog s
<zhu yue> 在 2024-11-15 上传 | 大小：11.58mb | 下载：0

[VHDL编程] SDRAM

说明：verilog编写的SDRAM实验，有串口调试助手和相关资料-Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2024-11-15 上传 | 大小：11.6mb | 下载：0

[VHDL编程] MC8051_test

说明：基于SOPC的MCU51单片机内核的开发，需要使用51单片机内核的直接拿走。-MCU51 microcontroller core based SOPC development, requires the use of 51 microcontroller core directly away.
<狗狗> 在 2024-11-15 上传 | 大小：11.64mb | 下载：0

[VHDL编程] VHDL_clock

说明：运用VHDL写的时钟控制程序，状态机，时钟分频，频率变换。-VHDL clock
<YH> 在 2024-11-15 上传 | 大小：11.61mb | 下载：0

[VHDL编程] CCSK-FPGA

说明：针对CCSK软扩频功能的实现，整理了很多资料，主要有CCSK软扩频原理以及FPGA实现，形成了一个完整的资料包，与大家分享-CCSK AND FPGA
<wanger> 在 2024-11-15 上传 | 大小：11.6mb | 下载：1

[VHDL编程] FirFilterChol

说明：在FPGA利用vhdl实现了32阶FIR滤波器。已经我利用了在几个对象。-In FPGA using VHDL to achieve a 32 order FIR filter. I ve used in many objects.
<kc218> 在 2024-11-15 上传 | 大小：11.63mb | 下载：0

[VHDL编程] cputop

说明：cpu简单开发，利用verilog实现。 并进行下板实验(CPU is simply developed and implemented with Verilog. And carry out the experiment of the lower plate)
<zysps1 > 在 2024-11-15 上传 | 大小：11.64mb | 下载：0