资源列表

« 1 2 ... .29 .30 .31 .32 .33 1134.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程Verilog-HDL

说明:《Verilog-HDL实践与应用系统设计》一书中的光盘源文件- Verilog-HDL practice and application of system design, a book on CD-ROM source file
<范田田> 在 2025-04-25 上传 | 大小:753kb | 下载:0

[VHDL编程uart

说明:vhdl编写,完成了uart的接口设计,包括信号检测,判决等-vhdl prepared to complete the uart interface design, including signal detection, decision, etc.
<xxhlshe> 在 2025-04-25 上传 | 大小:753kb | 下载:0

[VHDL编程mux

说明:本例实现的功能是一个16位的乘法器,并增加了仿真代码-In this case the function is to achieve a 16-bit multiplier, and to increase the simulation code
<孙文> 在 2025-04-25 上传 | 大小:754kb | 下载:0

[VHDL编程13

说明:风险成因何在?银行财会如何专业防范风险?-What causes the risk? Bank accounting to professional risk prevention?
<jiajia> 在 2025-04-25 上传 | 大小:753kb | 下载:0

[VHDL编程LabALU

说明:vhdl编写的8-bits ALU,包括加减法与或非6种工作模式-vhdl write 8-bits ALU, including the addition and subtraction and non-operating mode 6
<west> 在 2025-04-25 上传 | 大小:753kb | 下载:0

[VHDL编程VHDL-Finished-Homework

说明:有闹钟功能,可以定时的电子时钟,还可以设定定时时间-Have alarm clock function, the electronic clock timer, you can also set the regular time
<liaojiawen> 在 2025-04-25 上传 | 大小:753kb | 下载:0

[VHDL编程inout_test

说明:there are two madules,both of them contain an inout port,As module1 sends out data on its inout port,the inout port on second module would be an input,and vice versa
<Behzad> 在 2025-04-25 上传 | 大小:754kb | 下载:0

[VHDL编程PipelineCPU2

说明:Modulsim下Verilog写的五级流水线32位简易CPU-five level pipeline CPU written in Verilog.
<tiancai> 在 2025-04-25 上传 | 大小:754kb | 下载:0

[VHDL编程shuziCLOCK

说明:基于FPGA的数字钟程序,结构思路清晰,适合初学者-the clock for FPGA
<汪中> 在 2025-04-25 上传 | 大小:754kb | 下载:0

[VHDL编程chuankou

说明:基于fpga和stc15L408ad单片机的串口通信程序,一次可发送16位-Stc15L408ad based fpga and microcontroller serial communication procedures, one can send 16
<liaojinbao> 在 2025-04-25 上传 | 大小:755kb | 下载:0

[VHDL编程E4_7_IIRCas

说明:完成iir滤波器的相关设计,同时利用数据测试该模块的正确性,对其进行仿真,观察其波形。(Complete the design of IIR filter, and use the data to test the correctness of the module, to simulate it and observe its waveform.)
<勇敢的我 > 在 2025-04-25 上传 | 大小:755kb | 下载:1

[VHDL编程hdl-2015_r2.tar

说明:AD9361 IP核,Linux版本,Vivado2015.2(AD9361 IP core, used on Linux, Vivado2015.2)
<小陈3 > 在 2025-04-25 上传 | 大小:754kb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 1134.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org