资源列表

« 1 2 ... .13 .14 .15 .16 .17 618.19 .20 .21 .22 .23 ... 4311 »

[VHDL编程ofdm

说明:ofdm调制解调的fpga实现。使用Verilog实现IEEE 802.16a系统的调制解调模块。-ofdm modulation and demodulation of fpga implementation. Verilog implementation using IEEE 802.16a system, modem module.
<张维> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程a

说明:讲述了如何使用ModelSim与Quartus结合进行时序仿真 -Describes how to use ModelSim for timing simulation combined with the Quartus
<duan > 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程RGB_Control

说明:能将24bit的1080i数据直接存储到fifo中,经过实际的板子验证。还可以通过更改参数改到其他格式,如1080P,720P,720I等。-24bit of 1080i can store data directly to the fifo, the board after the actual verification. Can also be changed by changing the parameters to other
<wwww> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程RGB_480P

说明:用VHDL写的,将24bit的480P数据直接存储到fifo中,经过实际的板子验证。还可以通过更改参数改到其他格式,如1080P,720P,720I等。-Written with VHDL, the 480P 24bit data will be stored directly to the fifo, after the actual board certification. Can also be changed by changi
<wwww> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程MII_timing

说明:用FPGA实现MII的数据传送时序控制,方法简单实用,设计及其精巧-implementation of MII data transmission’s timing control
<刘强为> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程vhdl

说明:伪随机序列发生器得VHDL语言源代码,已通过仿真。-Pseudo-random sequence generator may VHDL language source code, by simulation.
<jacen> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程vga_interface

说明:以VHDL撰写的萤幕VGA控制程式,有渐层显示功能与框架建立功能。-To write VHDL VGA screen control program, there is a gradient set up in the fr a me display.
<Risger> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程veriloglinear-feedback-shift-register

说明:verilog 随机函数产生-random function
<ZL> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程CRC32_D64

说明:CRC 64 源程序-CRC64
<ZL> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程multiplier.tar

说明:用vhdl实现的booth算法乘法器,包含了multiplexer和rca adder,同时提供了一个测试文件,modelsim测试通过-Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass
<胡恩> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程c3

说明:VerilogHDL编写的8位加法器实现-bgfhgfhjgjhgj
<刘成> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程fenpin

说明:时钟分频器,初学者可以下载学习,效果比较好-Clock divider, beginners can download the study results were quite good
<huangdunyin> 在 2025-01-26 上传 | 大小:2kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 618.19 .20 .21 .22 .23 ... 4311 »

源码中国 www.ymcn.org