[VHDL编程] 1

说明：简单的组合逻辑设计，简单分频时序逻辑电路的设计，利用条件语句实现计数分频时序电路(Simple combinatorial logic design, design of simple frequency division sequential logic circuit and Realization of counting frequency division timing circuit by conditional statem
<随风sf> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] 新建文本文档 (3)

说明：在Verilog中使用函数，用always块实现较复杂的组合逻辑电路，阻塞赋值与非阻塞赋值的区别(Using a function in Verilog, a complex combinational logic circuit is realized with a always block, and the difference between blocking assignment and non blocking assignm
<随风sf> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] fir8test

说明：fir8阶滤波器的实现，自定义无滤波器ip核(ajldfjkalkfalffajklfkjdalkjfl)
<knifego> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] distance_measure

说明：测量脉冲速度的程序，初学者可以看看。很有帮助。(A program for measuring pulses speed,a beginner can look at it.)
<kangzw> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] HEX2MIF

说明：QUARTUS II SRAM/ROM初始化需要的HEX文件与Keil产生的HEX格式不同；该Modelsim程序，将Keil产生的Hex转换成，Quartus可以是识别的MIF格式；(The QUARTUS II SRAM/ROM initialization needs HEX files which are different from those generated by Keil. The Modelsim program c
<MCUMaster> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] deadzone

说明：代码功能是实现脉冲信号的死区控制。根据输入脉冲实现10us的死区，避免IGBT直通。(The code function is to realize the dead zone control of the pulse signal. The dead zone of 10us is realized according to the input pulse, and the direct connection of IGBT is a
<FollowSky> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_master

说明：用Verilog写的SPI代码，可读可写，刚仿真完，还没上板，尴尬，主要是官方限制不上传就不能下载～～～～～～～～～～～～～～ 下面的英文是百度翻译过来的，鬼畜的我都不知道啥意思～～～～(The SPI code written in Verilog is readable and writable. After the simulation is finished, it is not yet on board. Awkwardly
<你到底是谁> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Q1.tar

说明：implementation of basic elecronics components using verilog HDL
<guy03> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Q2.tar

说明：vereilog design files for beginer
<guy03> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Q3.tar

说明：hdl using verilog lenguage
<guy03> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Q4-a.tar

说明：verilog coding beginer level
<guy03> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Q4-b.tar

说明：beginer level verilog coding
<guy03> 在 2025-02-02 上传 | 大小：1kb | 下载：0