[VHDL编程] J_TAP-state-transitions-described

说明：J_TAP状态转换描述程序，用VHDL语言描述J_tap的状态转换，可直接烧到EDA进行硬件实现。-J_TAP state transitions described in the program, J_tap using VHDL language to describe the state transitions can be directly burned EDA hardware implementation.
<閮戝竻> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] iis_m_2

说明：iis主模块，实现并行数据转成串行数据和音频数据传输的功能。-iis main module, parallel data to serial data transfer and audio data transmission capabilities.
<王谱荣> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] CIC-interpolation-filter

说明：多级插值CIC滤波器，3级、过采样率为2的8位CIC插值滤波器，系统工作时钟的频率是数据速率的2倍 -Multi-stage interpolation CIC filter 3, an oversampling ratio of eight CIC interpolating filter, the operation clock frequency of the system 2 is twice the data rate
<刘六> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：module counter for VHDL on FPGA Kit
<Minh> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] bch_codeword11

说明：3072 to 3240 vhdl encoder source code
<Mojtaba> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD_BY_CPLD

说明：LCD Interfacing Code using CPLD
<Navnath> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] lift_contr_ssd

说明：Lift controller using seven segment display
<Navnath> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] SSD_MULTIPLEXING

说明：four seven segment displays are in multiplexing implemented on xilinx FPGA XC3S50
<Navnath> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] step_mot_wave_drive

说明：Stepper motor wave drive logic using vhdl implemented on fpga board
<Navnath> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] tlc_work_9

说明：Traffic light controller a four way logic implemented using cpld
<Navnath> 在 2025-01-20 上传 | 大小：1kb | 下载：1

[VHDL编程] i2cSlave

说明：i2c communication slave module
<mppiero> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] buzzer_sos

说明：verilog语言编写的能有次序控制输出莫斯密码SOS的模块。-verilog language written in order to have control of the module output Moss SOS password.
<陈忠德> 在 2025-01-20 上传 | 大小：1kb | 下载：0