[VHDL编程] B_PON_OLT_VHDL

说明：ATM-PON(Passive Optical Network) OLT vdhl proj.file
<mr.jeon> 在 2024-11-09 上传 | 大小：15.39mb | 下载：0

[VHDL编程] EDA

说明：这是EDA的课件 里面说的是VHDL介绍的很详细 适合初学者-This is the EDA' s courseware inside say is described in great detail VHDL suitable for beginners
<huguangzhou> 在 2024-11-09 上传 | 大小：15.4mb | 下载：0

[VHDL编程] xl2000user

说明：学林电子-学林电子X2000版本，学习板的相关资料-Academia Electronics- Electronic X2000 version of Academia, learning the relevant information sheet
<wulc> 在 2024-11-09 上传 | 大小：15.37mb | 下载：0

[VHDL编程] vga_nios2

说明：nios2 vga controller (unsing flash memory)
<kimyeonwoo> 在 2024-11-09 上传 | 大小：15.37mb | 下载：0

[VHDL编程] memory

说明：采用类似堆栈的结构，用于存储歌曲，可实现数据的存储。-Similar stack structure used to store music, data storage can be achieved.
<Adam> 在 2024-11-09 上传 | 大小：15.41mb | 下载：0

[VHDL编程] CycloneIII_EP3C40F780C8_40_RFID

说明：SOPC,CycloneIII系列芯片EP3C40F780C8，NIOS II IDE,RFID实验代码-SOPC,CycloneIII，EP3C40F780C8，NIOS II IDE, RFID code
<leiyitan> 在 2024-11-09 上传 | 大小：15.36mb | 下载：0

[VHDL编程] myproj

说明：使用vhdl语言设计波形发生器，产生正弦波，方波，三角波，锯齿波，实现频率，幅度可调。项目包附有设计说明和资料。-Waveform generator using vhdl language design, produce sine, square, triangle, ramp, realize the frequency, amplitude adjustable. Project package with design speci
<李伟杰> 在 2024-11-09 上传 | 大小：15.39mb | 下载：0

[VHDL编程] or32-uclinux

说明：OR32arm内核，可进行modelsim仿真并运行UCLINUX操作系统-OR32arm kernel, can be modelsim simulation and run the operating system UCLINUX
<苏杭> 在 2024-11-09 上传 | 大小：15.36mb | 下载：1

[VHDL编程] xilinx_lib.tar

说明：用于modelsim仿真的xilinxfpga平台IP库，以ise 13.x为基础制作，在modelsim10下验证通过。(xilinx IP core library for modelsim simulate, based on ise 13.x, verified in modelsim10.)
<asmreg > 在 2024-11-09 上传 | 大小：15.4mb | 下载：0

[VHDL编程] ddr3_mig8

说明：fpga实现ddr数据收发测试，完整的工程，下载解压后，即可正确运行，已多次验证无误(FPGA DDR data receive and receive test, complete engineering, download and unzip, can run correctly, has been verified many times)
<大木瓜> 在 2024-11-09 上传 | 大小：15.37mb | 下载：0

[VHDL编程] RGB_Gray_VGA_Display

说明：RGB_Gray_VGA_Display --------基于fpga的图像处理(RGB_Gray_VGA_Display - based on image processing FPGA)
<布列塔尼> 在 2024-11-09 上传 | 大小：15.36mb | 下载：0

[VHDL编程] 密码锁

说明：程序通过采集输入信息，与FPGA的存储值进行比较，如果密码正确，则开锁电路打开；如果密码错误，锁不打开，并且计数器进行+1操作；累计3次输入密码错误，给警报一个高电平，让其报警。(By collecting input information, the program compares with the storage value of FPGA. If the password is correct, the unlocked cir
<罗君> 在 2024-11-09 上传 | 大小：15.39mb | 下载：0