资源列表

« 1 2 ... .38 .39 .40 .41 .42 3843.44 .45 .46 .47 .48 ... 4311 »

[VHDL编程fro

说明:vhdl例子 -vhdl example vhdl example vhdl example
<> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程fir

说明:数字电路设计中的,fir滤波器设计,我做的是8位宽的,利用vhdl实现,附带了完整的代码,报告,我没有对我的信息进行删除,是希望大家能够诚实的利用这个代码,提高自身本领。-Digital circuit design, fir filter design, I am doing is 8 bits wide, using vhdl implementation, with a complete code, the report, I d
<de de> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程BPSK_track_10.23M_BD_IF46.52MHz

说明:in tracking programm,actualize communications between DSP and FPGA Besides produce ahead code present code late code and correlation integral result-communications between DSP and FPGA Besides produce ahead code present
<laonong> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程ADDAlearnAltera

说明:为altera公司的stratixII的公版学习历程,好像自带的历程不好用-StratixII for the altera public version of the company' s learning process, as if the course comes with a good
<张旭> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程fpgaPfirmwarePpc

说明:用FPGA做USB2.0通信的实验,完成SLAVE FIFO模式下的数据传输,里面包括固件程序,还有上位机(C++)程序。-USB2.0 communication with the FPGA to do the experiment, complete the SLAVE FIFO mode data transmission, which includes firmware, and PC (C++) program.
<王金凤> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程vga_DMA

说明:VGA的的检测,VGA的驱动及其测试模块!-vga FPGA realize, can detect AD input data filtering effect
<於晶晶> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程non_continues_ifft

说明:非流水线数据输入方式的FFT调核实现,功仿正确,由于采用基2的方式,输出需花很长的时间,因此,前面需要加载FIFO存取中间来的数据,保证FFT处理的时间。因此,对输入数据流的时钟频率不能太高! -Non-pipelined FFT of input data transfer nuclear achieved successful imitation is correct, the way thanks to the base 2,
<王海生> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程Test_96_Right2

说明:MCU配合FPGA控制驱动96路电机,其中MCU与FPGA间用SPI通信,本文件为FPGA部分verilog源程序-MCU with FPGA control and drive motors ,where MCU communicate with FPGA using SPI
<lingchen> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程CCD_Array

说明:Interface TCD1209DG with Altera FPGA and transfer image data to PC via USB using USB FX2 Slave FIFO mode, Only FPGA code included.
<muralidh > 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程DEMO_V

说明:实现led循环的程序 适合初学的人 可以下载学习(this is a demo verilog)
<柔柔弱弱 > 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程VGA显示8色彩条和方格

说明:VGA驱动,基于verilog语言,平台EPC4(sdfdsssadadadsadadasdadad)
<Dragonl> 在 2024-11-17 上传 | 大小:3.17mb | 下载:0

[VHDL编程jpeg ls jpeg2000

说明:complete jpeg ls, jpeg2000 document code, by system verilog
<kelvin_user> 在 2022-06-14 上传 | 大小:3.17mb | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 3843.44 .45 .46 .47 .48 ... 4311 »

源码中国 www.ymcn.org