资源列表
[VHDL编程] vhdl11
说明:keyboard intefacing program-keyboard intefacing program...................<siddharth815> 在 2024-11-19 上传 | 大小:1kb | 下载:0
[VHDL编程] lcdSync-1v0---Fully-functional-
说明:Quartus II SOPC lcd sync component with avalon streaming sink interface<adelsmud> 在 2024-11-19 上传 | 大小:1kb | 下载:0
[VHDL编程] CarryLookaheadAdder64
说明:一个64位超前进位加法器,verilog语言描述。-A 64 bits carry look ahead adder, verilog<张松> 在 2024-11-19 上传 | 大小:1kb | 下载:0
[VHDL编程] Arinc_708_Rxer
说明:arinc_708 source code is here aupdated with brief explanation<mallaiah> 在 2024-11-19 上传 | 大小:1kb | 下载:0
[VHDL编程] Seg7decode
说明:verilog HDL的7段数码管译码代码,可以使用-7 segment LED decoder with verilog HDL<杨鹏> 在 2024-11-19 上传 | 大小:1kb | 下载:0
[VHDL编程] VHDL-example_counter
说明:M=11的计数器;计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能-M = 11 counter The count is one of the most simple basic computing, counter to realize the operation is logic circuit<殷蕾> 在 2024-11-19 上传 | 大小:1kb | 下载:0
[VHDL编程] mode1_master
说明:UART0 模式1主机程序TX0线为P0.0,RX0线为P0.1,TX0采用T2为波特率产生源,RX0采用T1为波特率产生源-UART0 mode, a host program TX0 line for the P0.0, the RX0 line for P0.1 obtained, TX0 as using T2 generation source for the baud rate, RX0 uses T1 for baud r<静儿> 在 2024-11-19 上传 | 大小:1kb | 下载:0