[VHDL编程] rs2322

说明：The duty cycle of the CLK0 output is 50-50 unless the DUTY_CYCLE_CORRECTION attribute is set to FALSE, in which case the duty cycle is the same as that of the CLKIN input. The duty cycle of the phase shifted outputs
<shad> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] pwm

说明：采用vhdl语言实现12路的pwm波控制。-Language implementation using vhdl wave pwm control of the road 12.
<yangbin> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] QPSKvhdl

说明：QPSK的vhdl调制与解调，内有详细文档介绍-The vhdl QPSK modulation and demodulation, the document describes in detail
<张章> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] FPGAdds

说明：用verilog写的DDS程序，请用QuartusII 8.1以上版本打开-DDS program written using verilog, please QuartusII 8.1 or later to open
<吴恒> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] Xilinx_ISE_Tutorial_hdj12

说明：Xilinx_ISE_Tutorial_hdj12，Xilinx练习，Xilinx tutorial。-Xilinx_ISE_Tutorial_hdj12, Xilinx practice, Xilinx tutorial.
<车雪蓉> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] S10_PS2_RS232

说明：verilog+ps2+rs232..不错的源代码-verilog+ ps2+ rs232
<王半田> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] SDRAM

说明：SDRAM的verilog程序，很好地程序，希望大家支持-SDRAM verilog program, a good program, I hope you will support
<杨静> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] 10022696KAI_HE

说明：RISC 处理器 实现 d=a or b and c-RISC PROCESSOR d=a or b and c
<hekai> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] 5760finalproject

说明：verilog实现的rsa加解密系统，包括大素数生成算法，包含测试文件。-rsa encryption system using verilog, including large prime number generation algorithms, including test file.
<Rain> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] decoder

说明：用verilog语言实现译码器,包含实验报告和数据流文件-Achieve decoder with verilog language, including reports and experimental data stream file
<李> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] ass

说明：FPGA sine wave, 让DE1学生版输出模拟信号。(analog ouput by DE1 developing board)
<leejohannes > 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] cnt4M

说明：基于Quartus II 的VHDL语言编程实现的一个50M分频器(50M frequency divider)
<xidianstudent> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0