[VHDL编程] VHDL

说明：内容1：哈尔滨工程大学信息与通信工程学院的课件-适合初学VHDL语言的人。内容2：VHDL语言详解的讲义。-1: Harbin Engineering University College of Information and Communication Engineering of software- suitable for novice VHDL language. Content 2: VHDL language of the
<曲思雯> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] ASICandFPGAVerificationAGuideToComponentModeling.

说明：ASIC AND FPGA VERIFICATION: A GUIDE TO COMPONENT MODELING by RICHARD MUNDEN
<Ravi Chawda> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] Springer_2006_SystemVerilog_for_Verificatio_Chris

说明：A Guide to Learning the Testbench System Verilog Language Features
<aj000> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] soure

说明：用VHDL开发NES程序。这里是其配套的详细的VHDL语言源码。可用quartus进行验证。-NES with the VHDL development process. Here is the complete source of detailed VHDL language. Quartus available for verification.
<马兴旺> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] exp3.2_key4x4

说明：key4*4 键盘扫描FPFA代码 实现按键功能-key4* 4 keyboard scan code key functions FPFA
<yuwei> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] branches

说明：vlsi counter code uploaded in vhdl language
<pandiyan> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] tags

说明：vhdl code for cyclic
<pandiyan> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] ASIC-and-FPGA-Verification---A-Guide-To-Component

说明：ASIC and FPGA Verification - A Guide To Component Modeling
<ricvadim> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] EP3C

说明：利用Verilog编写的串口收发程序，波特率可调，经测试完全可以应用。-Use of serial transceiver in Verilog program, the baud rate is adjustable, can be applied by the test completely.
<lobee> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] scramble

说明：在quartusII上已经验证过，很有用的并行加扰程序，用的语言为verilog，需要的可以拿去-Has already been verified in quartusII useful parallel scrambling procedure, the language used for Verilog, need to take look at
<王诚> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] FPGA_sram_fifo

说明：普通数据传输源码，采用SRAM虚拟FIFO做数据缓存。该虚拟FIFO只做外部数据上传到电脑的数据缓存。-Ordinary data transmission source, using SRAM virtual FIFO data cache. The virtual FIFO only the external data uploaded to the computer data cache.
<Henry> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] verilog-procedures

说明：fpga的基于verilog的串行数据转并行数据的相关资料，相关内容uart协议，串并转换程序-verilog fpga-based serial data to parallel data, relevant information, relevant content uart protocol string and conversion program
<> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0