[VHDL编程] 同步FIFO设计

说明： 用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。
<lavien520@163.com> 在 2010-11-04 上传 | 大小：1.24mb | 下载：0

[VHDL编程] 292548

说明：< FPGA数字电子系统设计与开发实例导航>>的源代码-<FPGA digital electronic systems design and development examples of navigation>> source code
<yyfeng> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] Chapter-stuff

说明：FPGA class notes - overheads
<xyz002> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] versatile_fifo_latest.tar

说明：用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。-versatile_fifo
<陈亮> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] cpu00

说明：VHDL cpu MUTIPYL ADD SUB JMP SHIFTL -VHDL cpu MUTIPYL ADD SUB JMP SHIFTL
<范志明> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] FPGA

说明：本文讲述了FPGA设计的典型27例，源代码详细完整，有利于初学者快速入门。-This article describes 27 cases of typical FPGA design, detailed and complete source code, help for beginners Quick Start.
<边大伟> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] adder

说明：可加可减器，使用verilog编写，4位加减器。-Can be increased or decreased, verilog prepared 4 addition and subtraction.
<王赢之> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] 10bitADS

说明：此VHDL程序是实现与单片机通讯，实现用单片机8个IO口控制FPGA做AD转换，且AD转换芯片是10bit，作高速AD转换。-This VHDL program is to achieve single-chip communication, control FPGA using a single-chip 8 IO port AD converter AD converter chip is a 10bit, for high-spe
<wang xian> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] 7.3_ImageSharp

说明：基于SystemGenerator的图像锐化工程，成功在XilinxFPGA上实现。-The image sharpening works based SystemGenerator success on the XilinxFPGA.
<Justin Bieber> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] xilinx-forHDLDesigns

说明：VIRTEX原语库文件的中文文档，非常适合初学者和学习xilinx原语的同志学习-VIRTEX primitives library file Chinese documents, very suitable for beginners to learn and learn from Comrade xilinx primitives
<wang> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] Encoder_Counter

说明：Encoder_counter DC Moter
<Sirinapa Arjsanam> 在 2025-01-24 上传 | 大小：1.24mb | 下载：0

[VHDL编程] Xilinx_Spartan6 _uart

说明：Xilinx Spartan6 FPGA uart test
<570653500@qq.com> 在 2021-05-02 上传 | 大小：1.24mb | 下载：0