[VHDL编程] counter_3

说明：三种计数器的verilog实现,二进制计数器,格雷码计数器,约翰逊计数器.初学硬件描述语言可参考。-Three kinds of counter verilog implementation of a binary counter, gray code counter, Johnson counter beginner hardware descr iption language can refer to
<李菲> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] dtrigger

说明：常用触发器——D触发器的VERILOG语言描述，可用Quartus II 9.0 和modelsim环境实现。-Common triggers- D flip-flop of VERILOG language descr iption available Quartus II 9.0 and modelsim environment to achieve
<李菲> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] div_1p5

说明：时钟1.5分频的Verilog代码，简明扼要！-Clock frequency of 1.5 Verilog code, clear and concise!
<周围> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] xiaodou

说明：主要用于4x4键盘输入消抖，消抖作为键盘操作的主要考虑因素，因此在Verilog消抖具有重要的作用。-Used 4x4 keyboard debounce, debounced keyboard operation as a major consideration, so shaking in Verilog consumer has an important role.
<changlingku> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] psubadd8

说明：4位减法器，可以完成4位数的减法功能，也可以完成更高一层的8位减法器。-4 subtractor, can complete a four-digit subtraction, you can complete a higher level of 8-bit subtractor.
<吴晓明> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：减法器可以完成VHDL的减法功能，还可以组成8为减法器的功能-Subtraction can be done VHDL subtraction function can also be composed of 8 features for the subtractor
<吴晓明> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] time12

说明：Program demonstrate time24 to time12 object conversion.
<Strikerr> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] MEGA128ADC

说明：采用MEGA128内部AD转换器采集数据，兵通过LED数码管显示出来，是学习 MEGA128的好例子-MEGA128 internal AD converter using the data collected, soldiers come through the LED digital display, is a good example of learning MEGA128
<sunskyme> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] multiply

说明：四位加法器的VHDL代码，实现四位加法器FPGA实现。-Four adder VHDL code to achieve the four adder FPGA.
<汪云> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] SEG

说明：实现VHDL7位数码管显示程序，在FPGA平台实现。-Achieve VHDL7 digital display program in the FPGA platform.
<汪云> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] mux41

说明：实现VHDL语言4选1通道，在FPGA下实现。-VHDL language to achieve 4 to 1 channel, in the FPGA to achieve.
<汪云> 在 2025-01-15 上传 | 大小：1kb | 下载：1

[VHDL编程] my_FIFO

说明：FIFO的verilog实现，成功通过验证，很好用需要的可以下载-Verilog implementation of FIFO successfully validated, the good need can be downloaded
<> 在 2025-01-15 上传 | 大小：1kb | 下载：0