[VHDL编程] DesignOfRGY_jiaotongteng

说明： 1．初始状态为4个方向的红灯全亮，时间1秒。 2．东、西方向绿灯亮，南、北方向红灯亮。东、西方向通车，时间30秒。 3．东、西方向黄灯闪烁，南、北方向红灯亮。时间2秒。 4．东、西方向红灯亮，南、北方向绿灯亮。南、北方向通车，时间15秒。 5．东、西方向红灯亮，南、北方向黄灯闪烁。时间2秒。 6．返回2，继续运行。 -1. Initial state for four whole direction
<David> 在 2025-02-08 上传 | 大小：559kb | 下载：0

[VHDL编程] qts_qii53008

说明：Quartus II SignalProbe说明文档，详细说明了如何在QuartusII中使用SignalProbe进行快速调试。-Quartus II SignalProbe documentation detailing how to use QuartusII rapid SignalProbe debugging.
<杨开轶> 在 2025-02-08 上传 | 大小：559kb | 下载：0

[VHDL编程] Serial

说明：基于MAX2运用Quartus实现串口通信-MAX2-based use of Quartus Serial Communication
<翡翡> 在 2025-02-08 上传 | 大小：559kb | 下载：0

[VHDL编程] i2c-IPcore

说明：i2c的完整可用的Verilog代码，包含testbench.-i2c complete Verilog code is available, including the testbench.
<王宇> 在 2025-02-08 上传 | 大小：559kb | 下载：0

[VHDL编程] cordic_lattice

说明：lattice implementation of pot with cordic algorithm
<park sang yoon> 在 2025-02-08 上传 | 大小：559kb | 下载：0

[VHDL编程] song

说明：利用verilog演奏梁祝的小程序，关键配置后自动开始演奏，需要硬件的配合。-Butterfly played by verilog small program, the key configuration automatically start playing, you need to match the hardware.
<cy> 在 2025-02-08 上传 | 大小：558kb | 下载：0

[VHDL编程] sp3e1600e_mb_webserver

说明：VGA DRIVER FILES FOR FDPGA
<ramaseshu> 在 2025-02-08 上传 | 大小：558kb | 下载：0

[VHDL编程] LED

说明：在FPGA平台上实现流水灯设计，采用原理图输入的方式，显示不同花样的流水灯，并且可以自动切换。-Light water design on an FPGA platform, using schematic entry, display different patterns of light water, and can automatically switch.
<jwshi> 在 2025-02-08 上传 | 大小：558kb | 下载：0

[VHDL编程] m4kvgachar

说明：基于M4K的字符VGA显示，来源于特权同学-M4K based VGA display characters, from the privileged students
<gaopeng> 在 2025-02-08 上传 | 大小：558kb | 下载：0

[VHDL编程] ad9912

说明：AD9912控制程序，产生正弦波。没有加注释，心情不好，有兴趣可以仿真后对照datasheet看时序图。已经验证可以使用。-AD9912 control program generates a sine wave. No additional comments, bad mood, are interested can look after simulation control datasheet timing diagram. Hav
<暗海风> 在 2025-02-08 上传 | 大小：558kb | 下载：0

[VHDL编程] iic_verilog_ACK

说明：IIC_Verilog。考虑到了ACK(应答信号)，AT24C02（EEPROM）与EPM240的IIC通信，字节写选择读。在特权老师的基础上改的。经过这次更改后，对IIC时序有了很深刻热认识！ 代码自己验证过！-IIC Verilog AT24C02 with EPN240
<清水磐石> 在 2025-02-08 上传 | 大小：558kb | 下载：0

[VHDL编程] YD

说明：运用qurtus9.0进行全数字锁相环的制作，内含有各个模块及程序注释。-Of all digital phase-locked loop with qurtus9.0 production, contains various modules and application notes
<叶宏> 在 2025-02-08 上传 | 大小：558kb | 下载：0