[VHDL编程] Verilog-HDLyufa

说明：verilog硬件描述语言语法，经典逻辑，很好，很好-Verilog hardware descr iption language grammar, classical logic, very good, very good
<薛辉> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] verilogiic1121

说明：用HDL语言实现的I2C核,I2C在串行协议中,属于较复杂的协议,本程序使用方便,可以直接加到你的设计中.-HDL language with the I2C core, I2C serial protocol in, belong to the more complex protocols, the program easy to use, can be directly added to your design.
<刘成岩> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] DDS

说明：在ISE环境中，运用verilog语言实现DDS（直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写）的功能-In the ISE environment, use verilog language DDS (direct digital frequency synthesizer (Direct Digital Synthesizer) in abbreviation) of the functio
<xiao > 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] SEG7

说明：ALTERA公司DE2开发板的数码管驱动程序，包含引脚配置文件-ALTERA DE2 board digital driver contains the pin configuration files
<LX> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] shift-register-design

说明：利用FPGA编程-------实现“移位寄存器设计”-Use of FPGA programming------- "shift register design."
<初昀> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] tmr

说明：triple modular redundancy. for 32 bit alu
<neeha> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] uploaded-code

说明：1.密码生成器，将128个比特的源码编为密码输出并可以实现循环操作。 2.ARM测试从机，是ARM9的一个测试从机，端口配置正确，并已用于实际工作中。-A password generator, 128 bits of source code compiled for the password output and cycle operation can be achieved. 2.A testbench for ARM.It
<李宇> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] taxi

说明：出租车计价器，EDA课程相关实验，quartus ii -Taxi meter EDA course experiment, the Quartus II
<> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] electronic-clock

说明：verilog电子时钟，可以实现复位、计时、校时、闹钟等多种功能。-verilog electronic clock, you can achieve a variety of functions reset, time, school, alarm clock and so on.
<未完成> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] DIFF

说明：DIFF是比较两个数中相同的数字，然后输出一个相同的个数为5bit，输出vld标志。包含程序及说明-DIFF comparing two numbers is the same number, and an identical number of outputs 5bit, output vld flag. Contains the procedures and instructions
<jodyql> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] PART5

说明：Wallace multiplier using VHDL. THis code is constructed using full adders and half adder circuits.
<nisal senarathne> 在 2025-02-27 上传 | 大小：363kb | 下载：0

[VHDL编程] frequency

说明：用于FPGA开发，使用VERILOG语言编写，并在QUARTUS II仿真平台仿真，实现频率计的功能。(It is used in FPGA development, written in VERILOG language, and simulated on the QUARTUS II simulation platform to realize the function of the frequency meter.)
<丶静俟> 在 2025-02-27 上传 | 大小：363kb | 下载：0