资源列表

« 1 2 ... .70 .71 .72 .73 .74 2675.76 .77 .78 .79 .80 ... 4311 »

[VHDL编程Detection-Algorithm

说明:vhdl for edge détection prewi-vhdl for edge détection prewitt
<ami> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程GPIOsimulateUART

说明:此代码是用8051普通的GPIO口来模拟串口-This code is to use the GPIO port 8051 to simulate an ordinary serial port
<余金锁> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程AlteraFPGACycloneDemo7SerialPort(COM)

说明:Example shows how to program Altera FPGA Cyclone Family using VHDL Programming Language
<r0x0r0xff> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程send_middle

说明:智能温控 18b20 1302 报警 12864-My English is not good。。。
<孙佳> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程Verilog

说明:华为Verilog 基本实例,为初学者提供很好的参考-exemple for verilog and help you studying FPGA designe more confidently.
<汪艳婷> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程shizhongsheji

说明:基于UP3borad开发板的时钟设计,可校时,设置闹钟等-Clock design based on UP3borad the development board, can the school, set the alarm
<hh> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程pinlvji

说明:verilog 简易频率计的设置,包括整个工程-verilog simple frequency meter settings, including the entire project
<water> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程alu

说明:verilog 编写的 可综合的ALU单元 可执行加减与或非 5种运算-verilog prepared by the ALU unit can be integrated with non-executable plus or minus five kinds of computing
<peyo> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程AD9858_point

说明:DDS采用AD9858元器件,使用VHDL编写两点切换点频程序。-AD9858 DDS using components, the use of VHDL frequency switching point two procedures.
<周胜> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程Altera_verilog_lcd12864

说明:FPGA采用Altera_verilog实现lcd12864中文显示-FPGA using Altera_verilog achieve lcd12864 Chinese display
<林煌> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程Intro-VHDL-1

说明:Intro vhdl 1, electronic enginering
<Volta> 在 2025-02-27 上传 | 大小:354kb | 下载:0

[VHDL编程blink_led_3freq

说明:blink led with 3 frequencies on de2-115 board
<aspie> 在 2025-02-27 上传 | 大小:354kb | 下载:1
« 1 2 ... .70 .71 .72 .73 .74 2675.76 .77 .78 .79 .80 ... 4311 »

源码中国 www.ymcn.org