资源列表

« 1 2 ... .65 .66 .67 .68 .69 2670.71 .72 .73 .74 .75 ... 4311 »

[VHDL编程VHDL-design-spec

说明:同步电路设计规范,主要用于初学者,希望有点用处-VHDL design
<shen> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程Sumador

说明:este es un sumador para los cuatro casos de la suma, entrada en complemento a 2 y visualizacion en displays de 7 segmentos
<javierandres> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程phase_FPGA

说明:这是利用FPGA来测量频率的,把两路信号经过异或后变成方波,然后测高脉宽的个数和整个周期的脉宽数,算出占空比即相位,最后把数据传到单片机上显示出来。-This is used to measure the frequency of the FPGA, the two signals through different or later into a square wave, and then measured the number of
<yhh> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程vga_test

说明:基于FPGA的vga测试程序,用vhdl编写,经过测试可以使用-FPGA-based vga test program, written using vhdl, tested using
<郎平> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程led_test1

说明:实现简单的在FPGA上点亮led灯实验,已经在xilinx的V2p板子上跑通过,对初学者可能会有用-The experimental realization of a simple light led lights on the FPGA, xilinx V2p board to run through, may be useful for beginners
<Hurley> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程div_fp

说明:输入任意频率,可实现实现1-15任意占空比为50 的分频,-Enter any frequency can be realized to achieve the 1-15 arbitrary duty cycle 50 of the sub-frequency
<taocheng> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程brstm32mc0910

说明:Three phase brushless motors (either AC induction or permanent magnet synchronous motors) historically owe their great success in adjustable speed application to the advent of frequency converters and sophisticated c
<coptaire> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程ledwater

说明:led 跑马灯显示,开始两侧的灯亮,接着第二个和倒数第二个亮,再接着第三个和第六个亮,最后中间的两个灯亮,然后就一直循环下去-The led Bomadeng start on both sides of the lights, followed by the second and penultimate lit, followed by the third and sixth brightest last middle two lig
<huan> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程clk_div_50

说明:a kind of frequently used frequency divider as the divider factor is 50 in the code, you can change it as your wish.
<宫杰> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程fengmingqi

说明:用VHDL语言编写的用蜂鸣器来唱歌的程序,已经调试验证过了。-Using VHDL language with a buzzer to sing, debugging verified.
<曾小曾> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程Verilog-tutorial

说明:verilog tutorial it is very good tutorial-verilog tutorial it is very good tutorial
<savastakan> 在 2025-02-28 上传 | 大小:352kb | 下载:0

[VHDL编程hdlrecord

说明:Bluespec sample program and program for comparator. Cyclone 2 FPGA Real Time Clock program.
<ad> 在 2025-02-28 上传 | 大小:352kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 2670.71 .72 .73 .74 .75 ... 4311 »

源码中国 www.ymcn.org