[VHDL编程] 基于verilog的LCD1602驱动

说明：

基于verilog的LCD1602驱动

<bradley> 在 2008-12-04 上传 | 大小：351.12kb | 下载：0

[VHDL编程] cf_interleaver2

说明：interleaver即交织器，里面包含有C,VHDL,VRILOG HDL三种语言写的交织器, 包括各种各样的组合达六七十种，描写详尽，是一个难得的学习交织器的材料 -interleaver that interleaver, which contains C, VHDL, VRILOG HDL three languages to write the interleaver, including a variety of c
<陈朋> 在 2025-02-28 上传 | 大小：352kb | 下载：0

[VHDL编程] new_compare

说明：这是一个定时比较器，当数据a和b高几位一致时再对数据进行比较，可以根据自己设计进行相关参数修改-This is a timing comparator, when the data a and b when a high number of consistent data, we can design according to their own amendments to the relevant parameters
<杨杨> 在 2025-02-28 上传 | 大小：352kb | 下载：0

[VHDL编程] DEMO1_KEY_LED

说明：KX_DVP3F型FPGA应用板/开发板（全套）包括：  CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。  RS232串行接口；VGA视频口  高速SRAM 512KB。可用于语音处理，NiosII运行等。  配置Flash EPCS2， 10万次烧写周期 。 ᠏
<ldg> 在 2025-02-28 上传 | 大小：352kb | 下载：0

[VHDL编程] mydesign

说明：基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具， 各模块采用Verilog HDL设计并封装，顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 -FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to Quart
<fengjianhui> 在 2025-02-28 上传 | 大小：352kb | 下载：0

[VHDL编程] four

说明：用VHDL语言完成十秒倒计时电路以及四人抢答加分的系统-VHDL language with the completion of 10 seconds countdown circuit and four extra points to answer in the system
<dxeicho> 在 2025-02-28 上传 | 大小：352kb | 下载：0

[VHDL编程] 123

说明：verilog实现电子钢琴 自己测试过的很好用-verilog for electronic piano with his well tested
<guoxiaoli> 在 2025-02-28 上传 | 大小：352kb | 下载：0

[VHDL编程] generator

说明：信号发生器，用来产生输入的所要求的相应的信号并输出该信号。-Signal generator, used to generate the required input and output signals corresponding to the signal.
<da> 在 2025-02-28 上传 | 大小：352kb | 下载：0

[VHDL编程] verilog_cordic_core

说明：A highly configurable 1st quadrant CORDIC core in verilog-Details Name: verilog_cordic_core Created: Sep 14, 2008 Updated: Aug 12, 2011 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Stat
<chen> 在 2025-02-28 上传 | 大小：351kb | 下载：0

[VHDL编程] VGA_CPLD

说明：基于CPLD的VGA显示设计，利用quarter软件完成功能。-VGA display based on the CPLD design, the use of quarter software to complete the function.
<谭清莉> 在 2025-02-28 上传 | 大小：351kb | 下载：0

[VHDL编程] 07_uart_test

说明：uart通信协议的Verilog编码实现，以及完整的测试文件。(UART communication protocol Verilog encoding implementation, as well as a complete test file.)
<声声不洗 > 在 2025-02-28 上传 | 大小：351kb | 下载：0

[VHDL编程] uart_test

说明：基于FPGA的串口设计，入门资料 经典(Serial port design based on FPGA, introductory information)
<konan007 > 在 2025-02-28 上传 | 大小：351kb | 下载：0