[VHDL编程] PushButton_Debouncer

说明：KEY INPUT DEBUNCE VERILOG-KEY INPUT DEBUNCE verilog
<林潮東> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLnf

说明：VHDL实现任意整数分频，--只要把n设置成你要分频的数值就可以了-VHDL arbitrary integer frequency,-- n as long as you want to set the frequency of the numerical breakdown on the
<赵海东> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] CHENGFAQI

说明：本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数-the source is a high-speed parallel multiplier design source, development of software for MAX PLUS. with the importation of two symbols of binary-
<朱冬梅> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] decdor_38

说明：用VHDL编的编码器,具有多种功能,希望呢温暖感跟大家共享~!-VHDL addendum to the encoder, with a variety of functions and warm sense of hope do share with you ~!
<leochen> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] ScanKb

说明：共阳极连接的键盘扫描程序 PC5 PC4 PC3 PC2 PC1 PC0 PC10 0 1 2 3 17 18 PC9 4 5 6 7 19 20 PC8 8 9 10 11 21 22 PC7 12 13 14 15 23 24 PC6 16 25 -total anodic bonding keyboard scanning procedures PC5 PC4 PC3 advection The
<zheng> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] plj32

说明：做数字频率计的，满足一般的需要，并有仿真结果-do digital frequency of dollars to meet the general needs, and simulation results
<张远> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] UP3_CLOCK2

说明：UP3开发板上的时钟控制源代码文件，VHDl编写-degrading development control board clock source documents, prepared VHDl
<xufeng> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] steppermotorVHDL

说明：一种全新的VHDL控制步进电机驱动代码，以供学习-a new VHDL controlled stepper motor driver code for learning
<xufeng> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] syn_fifo

说明：同步FIFO的verilog编码 -synchronous FIFO verilog coding synchronous FIFO verilog Synchronous Code FI FOR the verilog coding synchronous FIFO verilog coding
<> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] txd5

说明：异步发送电路是基于MAXPLUS2软件开发的一种实用电路,已经编译成功,可使用.-asynchronous circuit is based on the development of software MAXPLUS2 a practical circuit, has been successfully compiled, can be used.
<jill> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] ledarray_disp

说明：led 点阵显示led——rom实现，功能模块分离 就爱可根据卡加大公开吉安市贷款给经济 -led dot matrix display led-- rom realized, functional modules can be separated on the basis love Cagayan open to the public Ji'an City loans to the economy
<york> 在 2024-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] carry-look-ahead-adder32

说明：This implements Carry look ahead adder in verilog
<ashwanth> 在 2024-12-22 上传 | 大小：1kb | 下载：0