[VHDL编程] CRC_VHDL

说明：可配置CRC参考设计 xilinx的ip，参考设计文档CRC_xapp562[1].pdf，VHDL语言编写的代码，包含仿真所需文件-configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design document [1]. pdf, prepared by the VHDL code The simulation includes the ne
<刘超> 在 2025-04-02 上传 | 大小：200kb | 下载：0

[VHDL编程] 1_061026140305

说明：基于FPGA的I2C总线模拟，采用verilog HDL语言编写。- Based on the FPGA I2C main line simulation, uses verilog the HDL language compilation.-FPGA-based I2C bus simulation, using verilog HDL language.- Based on the FPGA I2C main line simula
<> 在 2025-04-02 上传 | 大小：200kb | 下载：0

[VHDL编程] test02

说明：用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0，加入了键盘防手抖。-QuartusII prepared to use, based on the VHDL language button adder, from 0-11, also available via dial code switch control, from 11-0, joined the anti-tremor
<zhg> 在 2025-04-02 上传 | 大小：200kb | 下载：0

[VHDL编程] fsk

说明：
<汪芸> 在 2025-04-02 上传 | 大小：200kb | 下载：0

[VHDL编程] OR1200_verilog

说明：or1200开源risc cpu的verilog描述实现，cpu源代码分析与芯片设计一书的源码-or1200 open source Verilog descr iption of the risc cpu realize, cpu source code analysis and chip design source book
<yu> 在 2025-04-02 上传 | 大小：200kb | 下载：0

[VHDL编程] pocp

说明：简单的i/O接口的vhdl设计，包括工程，源码，仿真波形，为POC型的接口-Simple i/O interface of the VHDL design, including engineering, source code, simulation waveforms, for the POC-based interface
<jiangliping> 在 2025-04-02 上传 | 大小：200kb | 下载：0

[VHDL编程] YKQ

说明：拨码开关数码管 用拨码开关控制输入，在数码管上显示。-Useful DIP switch DIP switch digital control input on the digital display.
<杨致远> 在 2025-04-02 上传 | 大小：199kb | 下载：0

[VHDL编程] led_cycle

说明：本程序实现了花样流水灯设计，并成功的在FPGA开发板上进行验证。-Figure running water light
<柳炳琦> 在 2025-04-02 上传 | 大小：199kb | 下载：0

[VHDL编程] clock_lcd

说明：基于altera FPGA的多功能数字钟程序，但是不是简单的数字钟，还支持VGA图形化钟表显示，并且有鼠标，键盘，温度显示等等功能。-Altera FPGA based multi-functional digital clock program, but not a simple digital clock, timepiece also supports VGA graphics display, and there is a mo
<周成> 在 2025-04-02 上传 | 大小：199kb | 下载：0

[VHDL编程] Mux

说明：Multiplexer on verilog
<vik> 在 2025-04-02 上传 | 大小：199kb | 下载：0

[VHDL编程] state_led_one

说明：基于verilog HDL的状态机8位流水灯（一个按键控制左转和右转），开发环境Diamond 3.7(64-bit)；FPGA采用LCMXO2-1200HC-4MG132C；时钟25M；开发板：与非网小脚丫-Based verilog HDL state machine eight light water (a key control buttons turn left and turn right), the development
<申奥迪> 在 2025-04-02 上传 | 大小：199kb | 下载：0

[VHDL编程] Mtk_Res1.4

说明：mn mnbmnbmnbmbmnbmb
<osamai > 在 2025-04-02 上传 | 大小：199kb | 下载：0