资源列表
[VHDL编程] signal-fir
说明:FPGA实现FIR滤波器,对信号的滤波处理,其中I用IP核实现数据的存储核-Based on the IP core of FPG, realize FIR filter design<赵龙贺> 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] (255_223)-RS-decoder
说明:使用VHDL实现(255,233)的RS硬件译码器,详细地介绍了(255,223)RS码硬件译码器的实现流程,并且分析了影响处理速率提高的瓶颈因素,采用RiBM算法实现译码-Use VHDL (255,233) RS hardware decoder, a detailed descr iption of the (255,223) RS code hardware decoder implementation process, and<vb> 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] fpga-spi-to-uart
说明:FPGA的SPI转多路UART / 485-spi to uart or 485<123> 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] status-code
说明:基于FPGA的简单状态机程序,非常适合初级菜鸟学习使用入门程序,欢迎大家下载学习-A simple state machine based on FPGA procedures, very suitable for learning to use primary rookie entry procedures, are welcome to download the learning<zhang yang> 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] UART-master
说明:UART通讯接口verilog代码实现,uart_tx子模块和uart_rx子模块,包含详细testbench-UART interface verilog code, uart_tx、uart_rx, testbench<lv> 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] uartverilog
说明:FPGA利用串口、FIFO实现串口收发数据(FPGA using serial port, FIFO serial transceiver data)<mzl127 > 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] Sevensegnemt
说明:Seven Segment Decode And Display All HEX,VHDL, Spartan 3E, Nexys 2<sidpokhrel > 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] s3e_pin
说明:a light weight IP for ethernet communication<eng_mohamed > 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] VERILOG_USB2.0源代码
说明:基于verilog针对CY68013开发的USB通信程序(USB communication program based on Verilog for CY68013 development)<哈哈凸> 在 2025-04-07 上传 | 大小:192kb | 下载:0
[VHDL编程] 08167129pllverilog
说明:PLL CONFIGUARTION USING FOAGA IN VERILOG LANGUAGE<nassrou> 在 2025-04-07 上传 | 大小:192kb | 下载:0